/**
  ******************************************************************************
  * @file    glb_reg.h
  * @version V1.2
  * @date    2020-04-30
  * @brief   This file is the description of.IP register
  ******************************************************************************
  * @attention
  *
  * <h2><center>&copy; COPYRIGHT(c) 2020 Bouffalo Lab</center></h2>
  *
  * Redistribution and use in source and binary forms, with or without modification,
  * are permitted provided that the following conditions are met:
  *   1. Redistributions of source code must retain the above copyright notice,
  *      this list of conditions and the following disclaimer.
  *   2. Redistributions in binary form must reproduce the above copyright notice,
  *      this list of conditions and the following disclaimer in the documentation
  *      and/or other materials provided with the distribution.
  *   3. Neither the name of Bouffalo Lab nor the names of its contributors
  *      may be used to endorse or promote products derived from this software
  *      without specific prior written permission.
  *
  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
  * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  *
  ******************************************************************************
  */
#ifndef  __GLB_REG_H__
#define  __GLB_REG_H__

#include "bl602.h"

/* 0x0 : clk_cfg0 */
#define GLB_CLK_CFG0_OFFSET                                     (0x0)
#define GLB_REG_PLL_EN                                          GLB_REG_PLL_EN
#define GLB_REG_PLL_EN_POS                                      (0U)
#define GLB_REG_PLL_EN_LEN                                      (1U)
#define GLB_REG_PLL_EN_MSK                                      (((1U<<GLB_REG_PLL_EN_LEN)-1)<<GLB_REG_PLL_EN_POS)
#define GLB_REG_PLL_EN_UMSK                                     (~(((1U<<GLB_REG_PLL_EN_LEN)-1)<<GLB_REG_PLL_EN_POS))
#define GLB_REG_FCLK_EN                                         GLB_REG_FCLK_EN
#define GLB_REG_FCLK_EN_POS                                     (1U)
#define GLB_REG_FCLK_EN_LEN                                     (1U)
#define GLB_REG_FCLK_EN_MSK                                     (((1U<<GLB_REG_FCLK_EN_LEN)-1)<<GLB_REG_FCLK_EN_POS)
#define GLB_REG_FCLK_EN_UMSK                                    (~(((1U<<GLB_REG_FCLK_EN_LEN)-1)<<GLB_REG_FCLK_EN_POS))
#define GLB_REG_HCLK_EN                                         GLB_REG_HCLK_EN
#define GLB_REG_HCLK_EN_POS                                     (2U)
#define GLB_REG_HCLK_EN_LEN                                     (1U)
#define GLB_REG_HCLK_EN_MSK                                     (((1U<<GLB_REG_HCLK_EN_LEN)-1)<<GLB_REG_HCLK_EN_POS)
#define GLB_REG_HCLK_EN_UMSK                                    (~(((1U<<GLB_REG_HCLK_EN_LEN)-1)<<GLB_REG_HCLK_EN_POS))
#define GLB_REG_BCLK_EN                                         GLB_REG_BCLK_EN
#define GLB_REG_BCLK_EN_POS                                     (3U)
#define GLB_REG_BCLK_EN_LEN                                     (1U)
#define GLB_REG_BCLK_EN_MSK                                     (((1U<<GLB_REG_BCLK_EN_LEN)-1)<<GLB_REG_BCLK_EN_POS)
#define GLB_REG_BCLK_EN_UMSK                                    (~(((1U<<GLB_REG_BCLK_EN_LEN)-1)<<GLB_REG_BCLK_EN_POS))
#define GLB_REG_PLL_SEL                                         GLB_REG_PLL_SEL
#define GLB_REG_PLL_SEL_POS                                     (4U)
#define GLB_REG_PLL_SEL_LEN                                     (2U)
#define GLB_REG_PLL_SEL_MSK                                     (((1U<<GLB_REG_PLL_SEL_LEN)-1)<<GLB_REG_PLL_SEL_POS)
#define GLB_REG_PLL_SEL_UMSK                                    (~(((1U<<GLB_REG_PLL_SEL_LEN)-1)<<GLB_REG_PLL_SEL_POS))
#define GLB_HBN_ROOT_CLK_SEL                                    GLB_HBN_ROOT_CLK_SEL
#define GLB_HBN_ROOT_CLK_SEL_POS                                (6U)
#define GLB_HBN_ROOT_CLK_SEL_LEN                                (2U)
#define GLB_HBN_ROOT_CLK_SEL_MSK                                (((1U<<GLB_HBN_ROOT_CLK_SEL_LEN)-1)<<GLB_HBN_ROOT_CLK_SEL_POS)
#define GLB_HBN_ROOT_CLK_SEL_UMSK                               (~(((1U<<GLB_HBN_ROOT_CLK_SEL_LEN)-1)<<GLB_HBN_ROOT_CLK_SEL_POS))
#define GLB_REG_HCLK_DIV                                        GLB_REG_HCLK_DIV
#define GLB_REG_HCLK_DIV_POS                                    (8U)
#define GLB_REG_HCLK_DIV_LEN                                    (8U)
#define GLB_REG_HCLK_DIV_MSK                                    (((1U<<GLB_REG_HCLK_DIV_LEN)-1)<<GLB_REG_HCLK_DIV_POS)
#define GLB_REG_HCLK_DIV_UMSK                                   (~(((1U<<GLB_REG_HCLK_DIV_LEN)-1)<<GLB_REG_HCLK_DIV_POS))
#define GLB_REG_BCLK_DIV                                        GLB_REG_BCLK_DIV
#define GLB_REG_BCLK_DIV_POS                                    (16U)
#define GLB_REG_BCLK_DIV_LEN                                    (8U)
#define GLB_REG_BCLK_DIV_MSK                                    (((1U<<GLB_REG_BCLK_DIV_LEN)-1)<<GLB_REG_BCLK_DIV_POS)
#define GLB_REG_BCLK_DIV_UMSK                                   (~(((1U<<GLB_REG_BCLK_DIV_LEN)-1)<<GLB_REG_BCLK_DIV_POS))
#define GLB_FCLK_SW_STATE                                       GLB_FCLK_SW_STATE
#define GLB_FCLK_SW_STATE_POS                                   (24U)
#define GLB_FCLK_SW_STATE_LEN                                   (3U)
#define GLB_FCLK_SW_STATE_MSK                                   (((1U<<GLB_FCLK_SW_STATE_LEN)-1)<<GLB_FCLK_SW_STATE_POS)
#define GLB_FCLK_SW_STATE_UMSK                                  (~(((1U<<GLB_FCLK_SW_STATE_LEN)-1)<<GLB_FCLK_SW_STATE_POS))
#define GLB_CHIP_RDY                                            GLB_CHIP_RDY
#define GLB_CHIP_RDY_POS                                        (27U)
#define GLB_CHIP_RDY_LEN                                        (1U)
#define GLB_CHIP_RDY_MSK                                        (((1U<<GLB_CHIP_RDY_LEN)-1)<<GLB_CHIP_RDY_POS)
#define GLB_CHIP_RDY_UMSK                                       (~(((1U<<GLB_CHIP_RDY_LEN)-1)<<GLB_CHIP_RDY_POS))
#define GLB_ID                                                  GLB_ID
#define GLB_ID_POS                                              (28U)
#define GLB_ID_LEN                                              (4U)
#define GLB_ID_MSK                                              (((1U<<GLB_ID_LEN)-1)<<GLB_ID_POS)
#define GLB_ID_UMSK                                             (~(((1U<<GLB_ID_LEN)-1)<<GLB_ID_POS))

/* 0x4 : clk_cfg1 */
#define GLB_CLK_CFG1_OFFSET                                     (0x4)
#define GLB_WIFI_MAC_CORE_DIV                                   GLB_WIFI_MAC_CORE_DIV
#define GLB_WIFI_MAC_CORE_DIV_POS                               (0U)
#define GLB_WIFI_MAC_CORE_DIV_LEN                               (4U)
#define GLB_WIFI_MAC_CORE_DIV_MSK                               (((1U<<GLB_WIFI_MAC_CORE_DIV_LEN)-1)<<GLB_WIFI_MAC_CORE_DIV_POS)
#define GLB_WIFI_MAC_CORE_DIV_UMSK                              (~(((1U<<GLB_WIFI_MAC_CORE_DIV_LEN)-1)<<GLB_WIFI_MAC_CORE_DIV_POS))
#define GLB_WIFI_MAC_WT_DIV                                     GLB_WIFI_MAC_WT_DIV
#define GLB_WIFI_MAC_WT_DIV_POS                                 (4U)
#define GLB_WIFI_MAC_WT_DIV_LEN                                 (4U)
#define GLB_WIFI_MAC_WT_DIV_MSK                                 (((1U<<GLB_WIFI_MAC_WT_DIV_LEN)-1)<<GLB_WIFI_MAC_WT_DIV_POS)
#define GLB_WIFI_MAC_WT_DIV_UMSK                                (~(((1U<<GLB_WIFI_MAC_WT_DIV_LEN)-1)<<GLB_WIFI_MAC_WT_DIV_POS))
#define GLB_BLE_CLK_SEL                                         GLB_BLE_CLK_SEL
#define GLB_BLE_CLK_SEL_POS                                     (16U)
#define GLB_BLE_CLK_SEL_LEN                                     (6U)
#define GLB_BLE_CLK_SEL_MSK                                     (((1U<<GLB_BLE_CLK_SEL_LEN)-1)<<GLB_BLE_CLK_SEL_POS)
#define GLB_BLE_CLK_SEL_UMSK                                    (~(((1U<<GLB_BLE_CLK_SEL_LEN)-1)<<GLB_BLE_CLK_SEL_POS))
#define GLB_BLE_EN                                              GLB_BLE_EN
#define GLB_BLE_EN_POS                                          (24U)
#define GLB_BLE_EN_LEN                                          (1U)
#define GLB_BLE_EN_MSK                                          (((1U<<GLB_BLE_EN_LEN)-1)<<GLB_BLE_EN_POS)
#define GLB_BLE_EN_UMSK                                         (~(((1U<<GLB_BLE_EN_LEN)-1)<<GLB_BLE_EN_POS))

/* 0x8 : clk_cfg2 */
#define GLB_CLK_CFG2_OFFSET                                     (0x8)
#define GLB_UART_CLK_DIV                                        GLB_UART_CLK_DIV
#define GLB_UART_CLK_DIV_POS                                    (0U)
#define GLB_UART_CLK_DIV_LEN                                    (3U)
#define GLB_UART_CLK_DIV_MSK                                    (((1U<<GLB_UART_CLK_DIV_LEN)-1)<<GLB_UART_CLK_DIV_POS)
#define GLB_UART_CLK_DIV_UMSK                                   (~(((1U<<GLB_UART_CLK_DIV_LEN)-1)<<GLB_UART_CLK_DIV_POS))
#define GLB_UART_CLK_EN                                         GLB_UART_CLK_EN
#define GLB_UART_CLK_EN_POS                                     (4U)
#define GLB_UART_CLK_EN_LEN                                     (1U)
#define GLB_UART_CLK_EN_MSK                                     (((1U<<GLB_UART_CLK_EN_LEN)-1)<<GLB_UART_CLK_EN_POS)
#define GLB_UART_CLK_EN_UMSK                                    (~(((1U<<GLB_UART_CLK_EN_LEN)-1)<<GLB_UART_CLK_EN_POS))
#define GLB_HBN_UART_CLK_SEL                                    GLB_HBN_UART_CLK_SEL
#define GLB_HBN_UART_CLK_SEL_POS                                (7U)
#define GLB_HBN_UART_CLK_SEL_LEN                                (1U)
#define GLB_HBN_UART_CLK_SEL_MSK                                (((1U<<GLB_HBN_UART_CLK_SEL_LEN)-1)<<GLB_HBN_UART_CLK_SEL_POS)
#define GLB_HBN_UART_CLK_SEL_UMSK                               (~(((1U<<GLB_HBN_UART_CLK_SEL_LEN)-1)<<GLB_HBN_UART_CLK_SEL_POS))
#define GLB_SF_CLK_DIV                                          GLB_SF_CLK_DIV
#define GLB_SF_CLK_DIV_POS                                      (8U)
#define GLB_SF_CLK_DIV_LEN                                      (3U)
#define GLB_SF_CLK_DIV_MSK                                      (((1U<<GLB_SF_CLK_DIV_LEN)-1)<<GLB_SF_CLK_DIV_POS)
#define GLB_SF_CLK_DIV_UMSK                                     (~(((1U<<GLB_SF_CLK_DIV_LEN)-1)<<GLB_SF_CLK_DIV_POS))
#define GLB_SF_CLK_EN                                           GLB_SF_CLK_EN
#define GLB_SF_CLK_EN_POS                                       (11U)
#define GLB_SF_CLK_EN_LEN                                       (1U)
#define GLB_SF_CLK_EN_MSK                                       (((1U<<GLB_SF_CLK_EN_LEN)-1)<<GLB_SF_CLK_EN_POS)
#define GLB_SF_CLK_EN_UMSK                                      (~(((1U<<GLB_SF_CLK_EN_LEN)-1)<<GLB_SF_CLK_EN_POS))
#define GLB_SF_CLK_SEL                                          GLB_SF_CLK_SEL
#define GLB_SF_CLK_SEL_POS                                      (12U)
#define GLB_SF_CLK_SEL_LEN                                      (2U)
#define GLB_SF_CLK_SEL_MSK                                      (((1U<<GLB_SF_CLK_SEL_LEN)-1)<<GLB_SF_CLK_SEL_POS)
#define GLB_SF_CLK_SEL_UMSK                                     (~(((1U<<GLB_SF_CLK_SEL_LEN)-1)<<GLB_SF_CLK_SEL_POS))
#define GLB_SF_CLK_SEL2                                         GLB_SF_CLK_SEL2
#define GLB_SF_CLK_SEL2_POS                                     (14U)
#define GLB_SF_CLK_SEL2_LEN                                     (2U)
#define GLB_SF_CLK_SEL2_MSK                                     (((1U<<GLB_SF_CLK_SEL2_LEN)-1)<<GLB_SF_CLK_SEL2_POS)
#define GLB_SF_CLK_SEL2_UMSK                                    (~(((1U<<GLB_SF_CLK_SEL2_LEN)-1)<<GLB_SF_CLK_SEL2_POS))
#define GLB_IR_CLK_DIV                                          GLB_IR_CLK_DIV
#define GLB_IR_CLK_DIV_POS                                      (16U)
#define GLB_IR_CLK_DIV_LEN                                      (6U)
#define GLB_IR_CLK_DIV_MSK                                      (((1U<<GLB_IR_CLK_DIV_LEN)-1)<<GLB_IR_CLK_DIV_POS)
#define GLB_IR_CLK_DIV_UMSK                                     (~(((1U<<GLB_IR_CLK_DIV_LEN)-1)<<GLB_IR_CLK_DIV_POS))
#define GLB_IR_CLK_EN                                           GLB_IR_CLK_EN
#define GLB_IR_CLK_EN_POS                                       (23U)
#define GLB_IR_CLK_EN_LEN                                       (1U)
#define GLB_IR_CLK_EN_MSK                                       (((1U<<GLB_IR_CLK_EN_LEN)-1)<<GLB_IR_CLK_EN_POS)
#define GLB_IR_CLK_EN_UMSK                                      (~(((1U<<GLB_IR_CLK_EN_LEN)-1)<<GLB_IR_CLK_EN_POS))
#define GLB_DMA_CLK_EN                                          GLB_DMA_CLK_EN
#define GLB_DMA_CLK_EN_POS                                      (24U)
#define GLB_DMA_CLK_EN_LEN                                      (8U)
#define GLB_DMA_CLK_EN_MSK                                      (((1U<<GLB_DMA_CLK_EN_LEN)-1)<<GLB_DMA_CLK_EN_POS)
#define GLB_DMA_CLK_EN_UMSK                                     (~(((1U<<GLB_DMA_CLK_EN_LEN)-1)<<GLB_DMA_CLK_EN_POS))

/* 0xC : clk_cfg3 */
#define GLB_CLK_CFG3_OFFSET                                     (0xC)
#define GLB_SPI_CLK_DIV                                         GLB_SPI_CLK_DIV
#define GLB_SPI_CLK_DIV_POS                                     (0U)
#define GLB_SPI_CLK_DIV_LEN                                     (5U)
#define GLB_SPI_CLK_DIV_MSK                                     (((1U<<GLB_SPI_CLK_DIV_LEN)-1)<<GLB_SPI_CLK_DIV_POS)
#define GLB_SPI_CLK_DIV_UMSK                                    (~(((1U<<GLB_SPI_CLK_DIV_LEN)-1)<<GLB_SPI_CLK_DIV_POS))
#define GLB_SPI_CLK_EN                                          GLB_SPI_CLK_EN
#define GLB_SPI_CLK_EN_POS                                      (8U)
#define GLB_SPI_CLK_EN_LEN                                      (1U)
#define GLB_SPI_CLK_EN_MSK                                      (((1U<<GLB_SPI_CLK_EN_LEN)-1)<<GLB_SPI_CLK_EN_POS)
#define GLB_SPI_CLK_EN_UMSK                                     (~(((1U<<GLB_SPI_CLK_EN_LEN)-1)<<GLB_SPI_CLK_EN_POS))
#define GLB_I2C_CLK_DIV                                         GLB_I2C_CLK_DIV
#define GLB_I2C_CLK_DIV_POS                                     (16U)
#define GLB_I2C_CLK_DIV_LEN                                     (8U)
#define GLB_I2C_CLK_DIV_MSK                                     (((1U<<GLB_I2C_CLK_DIV_LEN)-1)<<GLB_I2C_CLK_DIV_POS)
#define GLB_I2C_CLK_DIV_UMSK                                    (~(((1U<<GLB_I2C_CLK_DIV_LEN)-1)<<GLB_I2C_CLK_DIV_POS))
#define GLB_I2C_CLK_EN                                          GLB_I2C_CLK_EN
#define GLB_I2C_CLK_EN_POS                                      (24U)
#define GLB_I2C_CLK_EN_LEN                                      (1U)
#define GLB_I2C_CLK_EN_MSK                                      (((1U<<GLB_I2C_CLK_EN_LEN)-1)<<GLB_I2C_CLK_EN_POS)
#define GLB_I2C_CLK_EN_UMSK                                     (~(((1U<<GLB_I2C_CLK_EN_LEN)-1)<<GLB_I2C_CLK_EN_POS))

/* 0x10 : swrst_cfg0 */
#define GLB_SWRST_CFG0_OFFSET                                   (0x10)
#define GLB_SWRST_S00                                           GLB_SWRST_S00
#define GLB_SWRST_S00_POS                                       (0U)
#define GLB_SWRST_S00_LEN                                       (1U)
#define GLB_SWRST_S00_MSK                                       (((1U<<GLB_SWRST_S00_LEN)-1)<<GLB_SWRST_S00_POS)
#define GLB_SWRST_S00_UMSK                                      (~(((1U<<GLB_SWRST_S00_LEN)-1)<<GLB_SWRST_S00_POS))
#define GLB_SWRST_S01                                           GLB_SWRST_S01
#define GLB_SWRST_S01_POS                                       (1U)
#define GLB_SWRST_S01_LEN                                       (1U)
#define GLB_SWRST_S01_MSK                                       (((1U<<GLB_SWRST_S01_LEN)-1)<<GLB_SWRST_S01_POS)
#define GLB_SWRST_S01_UMSK                                      (~(((1U<<GLB_SWRST_S01_LEN)-1)<<GLB_SWRST_S01_POS))
#define GLB_SWRST_S20                                           GLB_SWRST_S20
#define GLB_SWRST_S20_POS                                       (4U)
#define GLB_SWRST_S20_LEN                                       (1U)
#define GLB_SWRST_S20_MSK                                       (((1U<<GLB_SWRST_S20_LEN)-1)<<GLB_SWRST_S20_POS)
#define GLB_SWRST_S20_UMSK                                      (~(((1U<<GLB_SWRST_S20_LEN)-1)<<GLB_SWRST_S20_POS))
#define GLB_SWRST_S30                                           GLB_SWRST_S30
#define GLB_SWRST_S30_POS                                       (8U)
#define GLB_SWRST_S30_LEN                                       (1U)
#define GLB_SWRST_S30_MSK                                       (((1U<<GLB_SWRST_S30_LEN)-1)<<GLB_SWRST_S30_POS)
#define GLB_SWRST_S30_UMSK                                      (~(((1U<<GLB_SWRST_S30_LEN)-1)<<GLB_SWRST_S30_POS))

/* 0x14 : swrst_cfg1 */
#define GLB_SWRST_CFG1_OFFSET                                   (0x14)
#define GLB_SWRST_S10                                           GLB_SWRST_S10
#define GLB_SWRST_S10_POS                                       (0U)
#define GLB_SWRST_S10_LEN                                       (1U)
#define GLB_SWRST_S10_MSK                                       (((1U<<GLB_SWRST_S10_LEN)-1)<<GLB_SWRST_S10_POS)
#define GLB_SWRST_S10_UMSK                                      (~(((1U<<GLB_SWRST_S10_LEN)-1)<<GLB_SWRST_S10_POS))
#define GLB_SWRST_S11                                           GLB_SWRST_S11
#define GLB_SWRST_S11_POS                                       (1U)
#define GLB_SWRST_S11_LEN                                       (1U)
#define GLB_SWRST_S11_MSK                                       (((1U<<GLB_SWRST_S11_LEN)-1)<<GLB_SWRST_S11_POS)
#define GLB_SWRST_S11_UMSK                                      (~(((1U<<GLB_SWRST_S11_LEN)-1)<<GLB_SWRST_S11_POS))
#define GLB_SWRST_S12                                           GLB_SWRST_S12
#define GLB_SWRST_S12_POS                                       (2U)
#define GLB_SWRST_S12_LEN                                       (1U)
#define GLB_SWRST_S12_MSK                                       (((1U<<GLB_SWRST_S12_LEN)-1)<<GLB_SWRST_S12_POS)
#define GLB_SWRST_S12_UMSK                                      (~(((1U<<GLB_SWRST_S12_LEN)-1)<<GLB_SWRST_S12_POS))
#define GLB_SWRST_S13                                           GLB_SWRST_S13
#define GLB_SWRST_S13_POS                                       (3U)
#define GLB_SWRST_S13_LEN                                       (1U)
#define GLB_SWRST_S13_MSK                                       (((1U<<GLB_SWRST_S13_LEN)-1)<<GLB_SWRST_S13_POS)
#define GLB_SWRST_S13_UMSK                                      (~(((1U<<GLB_SWRST_S13_LEN)-1)<<GLB_SWRST_S13_POS))
#define GLB_SWRST_S14                                           GLB_SWRST_S14
#define GLB_SWRST_S14_POS                                       (4U)
#define GLB_SWRST_S14_LEN                                       (1U)
#define GLB_SWRST_S14_MSK                                       (((1U<<GLB_SWRST_S14_LEN)-1)<<GLB_SWRST_S14_POS)
#define GLB_SWRST_S14_UMSK                                      (~(((1U<<GLB_SWRST_S14_LEN)-1)<<GLB_SWRST_S14_POS))
#define GLB_SWRST_S15                                           GLB_SWRST_S15
#define GLB_SWRST_S15_POS                                       (5U)
#define GLB_SWRST_S15_LEN                                       (1U)
#define GLB_SWRST_S15_MSK                                       (((1U<<GLB_SWRST_S15_LEN)-1)<<GLB_SWRST_S15_POS)
#define GLB_SWRST_S15_UMSK                                      (~(((1U<<GLB_SWRST_S15_LEN)-1)<<GLB_SWRST_S15_POS))
#define GLB_SWRST_S16                                           GLB_SWRST_S16
#define GLB_SWRST_S16_POS                                       (6U)
#define GLB_SWRST_S16_LEN                                       (1U)
#define GLB_SWRST_S16_MSK                                       (((1U<<GLB_SWRST_S16_LEN)-1)<<GLB_SWRST_S16_POS)
#define GLB_SWRST_S16_UMSK                                      (~(((1U<<GLB_SWRST_S16_LEN)-1)<<GLB_SWRST_S16_POS))
#define GLB_SWRST_S17                                           GLB_SWRST_S17
#define GLB_SWRST_S17_POS                                       (7U)
#define GLB_SWRST_S17_LEN                                       (1U)
#define GLB_SWRST_S17_MSK                                       (((1U<<GLB_SWRST_S17_LEN)-1)<<GLB_SWRST_S17_POS)
#define GLB_SWRST_S17_UMSK                                      (~(((1U<<GLB_SWRST_S17_LEN)-1)<<GLB_SWRST_S17_POS))
#define GLB_SWRST_S18                                           GLB_SWRST_S18
#define GLB_SWRST_S18_POS                                       (8U)
#define GLB_SWRST_S18_LEN                                       (1U)
#define GLB_SWRST_S18_MSK                                       (((1U<<GLB_SWRST_S18_LEN)-1)<<GLB_SWRST_S18_POS)
#define GLB_SWRST_S18_UMSK                                      (~(((1U<<GLB_SWRST_S18_LEN)-1)<<GLB_SWRST_S18_POS))
#define GLB_SWRST_S19                                           GLB_SWRST_S19
#define GLB_SWRST_S19_POS                                       (9U)
#define GLB_SWRST_S19_LEN                                       (1U)
#define GLB_SWRST_S19_MSK                                       (((1U<<GLB_SWRST_S19_LEN)-1)<<GLB_SWRST_S19_POS)
#define GLB_SWRST_S19_UMSK                                      (~(((1U<<GLB_SWRST_S19_LEN)-1)<<GLB_SWRST_S19_POS))
#define GLB_SWRST_S1A                                           GLB_SWRST_S1A
#define GLB_SWRST_S1A_POS                                       (10U)
#define GLB_SWRST_S1A_LEN                                       (1U)
#define GLB_SWRST_S1A_MSK                                       (((1U<<GLB_SWRST_S1A_LEN)-1)<<GLB_SWRST_S1A_POS)
#define GLB_SWRST_S1A_UMSK                                      (~(((1U<<GLB_SWRST_S1A_LEN)-1)<<GLB_SWRST_S1A_POS))
#define GLB_SWRST_S1B                                           GLB_SWRST_S1B
#define GLB_SWRST_S1B_POS                                       (11U)
#define GLB_SWRST_S1B_LEN                                       (1U)
#define GLB_SWRST_S1B_MSK                                       (((1U<<GLB_SWRST_S1B_LEN)-1)<<GLB_SWRST_S1B_POS)
#define GLB_SWRST_S1B_UMSK                                      (~(((1U<<GLB_SWRST_S1B_LEN)-1)<<GLB_SWRST_S1B_POS))
#define GLB_SWRST_S1C                                           GLB_SWRST_S1C
#define GLB_SWRST_S1C_POS                                       (12U)
#define GLB_SWRST_S1C_LEN                                       (1U)
#define GLB_SWRST_S1C_MSK                                       (((1U<<GLB_SWRST_S1C_LEN)-1)<<GLB_SWRST_S1C_POS)
#define GLB_SWRST_S1C_UMSK                                      (~(((1U<<GLB_SWRST_S1C_LEN)-1)<<GLB_SWRST_S1C_POS))
#define GLB_SWRST_S1D                                           GLB_SWRST_S1D
#define GLB_SWRST_S1D_POS                                       (13U)
#define GLB_SWRST_S1D_LEN                                       (1U)
#define GLB_SWRST_S1D_MSK                                       (((1U<<GLB_SWRST_S1D_LEN)-1)<<GLB_SWRST_S1D_POS)
#define GLB_SWRST_S1D_UMSK                                      (~(((1U<<GLB_SWRST_S1D_LEN)-1)<<GLB_SWRST_S1D_POS))
#define GLB_SWRST_S1E                                           GLB_SWRST_S1E
#define GLB_SWRST_S1E_POS                                       (14U)
#define GLB_SWRST_S1E_LEN                                       (1U)
#define GLB_SWRST_S1E_MSK                                       (((1U<<GLB_SWRST_S1E_LEN)-1)<<GLB_SWRST_S1E_POS)
#define GLB_SWRST_S1E_UMSK                                      (~(((1U<<GLB_SWRST_S1E_LEN)-1)<<GLB_SWRST_S1E_POS))
#define GLB_SWRST_S1F                                           GLB_SWRST_S1F
#define GLB_SWRST_S1F_POS                                       (15U)
#define GLB_SWRST_S1F_LEN                                       (1U)
#define GLB_SWRST_S1F_MSK                                       (((1U<<GLB_SWRST_S1F_LEN)-1)<<GLB_SWRST_S1F_POS)
#define GLB_SWRST_S1F_UMSK                                      (~(((1U<<GLB_SWRST_S1F_LEN)-1)<<GLB_SWRST_S1F_POS))
#define GLB_SWRST_S1A0                                          GLB_SWRST_S1A0
#define GLB_SWRST_S1A0_POS                                      (16U)
#define GLB_SWRST_S1A0_LEN                                      (1U)
#define GLB_SWRST_S1A0_MSK                                      (((1U<<GLB_SWRST_S1A0_LEN)-1)<<GLB_SWRST_S1A0_POS)
#define GLB_SWRST_S1A0_UMSK                                     (~(((1U<<GLB_SWRST_S1A0_LEN)-1)<<GLB_SWRST_S1A0_POS))
#define GLB_SWRST_S1A1                                          GLB_SWRST_S1A1
#define GLB_SWRST_S1A1_POS                                      (17U)
#define GLB_SWRST_S1A1_LEN                                      (1U)
#define GLB_SWRST_S1A1_MSK                                      (((1U<<GLB_SWRST_S1A1_LEN)-1)<<GLB_SWRST_S1A1_POS)
#define GLB_SWRST_S1A1_UMSK                                     (~(((1U<<GLB_SWRST_S1A1_LEN)-1)<<GLB_SWRST_S1A1_POS))
#define GLB_SWRST_S1A2                                          GLB_SWRST_S1A2
#define GLB_SWRST_S1A2_POS                                      (18U)
#define GLB_SWRST_S1A2_LEN                                      (1U)
#define GLB_SWRST_S1A2_MSK                                      (((1U<<GLB_SWRST_S1A2_LEN)-1)<<GLB_SWRST_S1A2_POS)
#define GLB_SWRST_S1A2_UMSK                                     (~(((1U<<GLB_SWRST_S1A2_LEN)-1)<<GLB_SWRST_S1A2_POS))
#define GLB_SWRST_S1A3                                          GLB_SWRST_S1A3
#define GLB_SWRST_S1A3_POS                                      (19U)
#define GLB_SWRST_S1A3_LEN                                      (1U)
#define GLB_SWRST_S1A3_MSK                                      (((1U<<GLB_SWRST_S1A3_LEN)-1)<<GLB_SWRST_S1A3_POS)
#define GLB_SWRST_S1A3_UMSK                                     (~(((1U<<GLB_SWRST_S1A3_LEN)-1)<<GLB_SWRST_S1A3_POS))
#define GLB_SWRST_S1A4                                          GLB_SWRST_S1A4
#define GLB_SWRST_S1A4_POS                                      (20U)
#define GLB_SWRST_S1A4_LEN                                      (1U)
#define GLB_SWRST_S1A4_MSK                                      (((1U<<GLB_SWRST_S1A4_LEN)-1)<<GLB_SWRST_S1A4_POS)
#define GLB_SWRST_S1A4_UMSK                                     (~(((1U<<GLB_SWRST_S1A4_LEN)-1)<<GLB_SWRST_S1A4_POS))
#define GLB_SWRST_S1A5                                          GLB_SWRST_S1A5
#define GLB_SWRST_S1A5_POS                                      (21U)
#define GLB_SWRST_S1A5_LEN                                      (1U)
#define GLB_SWRST_S1A5_MSK                                      (((1U<<GLB_SWRST_S1A5_LEN)-1)<<GLB_SWRST_S1A5_POS)
#define GLB_SWRST_S1A5_UMSK                                     (~(((1U<<GLB_SWRST_S1A5_LEN)-1)<<GLB_SWRST_S1A5_POS))
#define GLB_SWRST_S1A6                                          GLB_SWRST_S1A6
#define GLB_SWRST_S1A6_POS                                      (22U)
#define GLB_SWRST_S1A6_LEN                                      (1U)
#define GLB_SWRST_S1A6_MSK                                      (((1U<<GLB_SWRST_S1A6_LEN)-1)<<GLB_SWRST_S1A6_POS)
#define GLB_SWRST_S1A6_UMSK                                     (~(((1U<<GLB_SWRST_S1A6_LEN)-1)<<GLB_SWRST_S1A6_POS))
#define GLB_SWRST_S1A7                                          GLB_SWRST_S1A7
#define GLB_SWRST_S1A7_POS                                      (23U)
#define GLB_SWRST_S1A7_LEN                                      (1U)
#define GLB_SWRST_S1A7_MSK                                      (((1U<<GLB_SWRST_S1A7_LEN)-1)<<GLB_SWRST_S1A7_POS)
#define GLB_SWRST_S1A7_UMSK                                     (~(((1U<<GLB_SWRST_S1A7_LEN)-1)<<GLB_SWRST_S1A7_POS))

/* 0x18 : swrst_cfg2 */
#define GLB_SWRST_CFG2_OFFSET                                   (0x18)
#define GLB_REG_CTRL_PWRON_RST                                  GLB_REG_CTRL_PWRON_RST
#define GLB_REG_CTRL_PWRON_RST_POS                              (0U)
#define GLB_REG_CTRL_PWRON_RST_LEN                              (1U)
#define GLB_REG_CTRL_PWRON_RST_MSK                              (((1U<<GLB_REG_CTRL_PWRON_RST_LEN)-1)<<GLB_REG_CTRL_PWRON_RST_POS)
#define GLB_REG_CTRL_PWRON_RST_UMSK                             (~(((1U<<GLB_REG_CTRL_PWRON_RST_LEN)-1)<<GLB_REG_CTRL_PWRON_RST_POS))
#define GLB_REG_CTRL_CPU_RESET                                  GLB_REG_CTRL_CPU_RESET
#define GLB_REG_CTRL_CPU_RESET_POS                              (1U)
#define GLB_REG_CTRL_CPU_RESET_LEN                              (1U)
#define GLB_REG_CTRL_CPU_RESET_MSK                              (((1U<<GLB_REG_CTRL_CPU_RESET_LEN)-1)<<GLB_REG_CTRL_CPU_RESET_POS)
#define GLB_REG_CTRL_CPU_RESET_UMSK                             (~(((1U<<GLB_REG_CTRL_CPU_RESET_LEN)-1)<<GLB_REG_CTRL_CPU_RESET_POS))
#define GLB_REG_CTRL_SYS_RESET                                  GLB_REG_CTRL_SYS_RESET
#define GLB_REG_CTRL_SYS_RESET_POS                              (2U)
#define GLB_REG_CTRL_SYS_RESET_LEN                              (1U)
#define GLB_REG_CTRL_SYS_RESET_MSK                              (((1U<<GLB_REG_CTRL_SYS_RESET_LEN)-1)<<GLB_REG_CTRL_SYS_RESET_POS)
#define GLB_REG_CTRL_SYS_RESET_UMSK                             (~(((1U<<GLB_REG_CTRL_SYS_RESET_LEN)-1)<<GLB_REG_CTRL_SYS_RESET_POS))
#define GLB_REG_CTRL_RESET_DUMMY                                GLB_REG_CTRL_RESET_DUMMY
#define GLB_REG_CTRL_RESET_DUMMY_POS                            (4U)
#define GLB_REG_CTRL_RESET_DUMMY_LEN                            (4U)
#define GLB_REG_CTRL_RESET_DUMMY_MSK                            (((1U<<GLB_REG_CTRL_RESET_DUMMY_LEN)-1)<<GLB_REG_CTRL_RESET_DUMMY_POS)
#define GLB_REG_CTRL_RESET_DUMMY_UMSK                           (~(((1U<<GLB_REG_CTRL_RESET_DUMMY_LEN)-1)<<GLB_REG_CTRL_RESET_DUMMY_POS))
#define GLB_PKA_CLK_SEL                                         GLB_PKA_CLK_SEL
#define GLB_PKA_CLK_SEL_POS                                     (24U)
#define GLB_PKA_CLK_SEL_LEN                                     (1U)
#define GLB_PKA_CLK_SEL_MSK                                     (((1U<<GLB_PKA_CLK_SEL_LEN)-1)<<GLB_PKA_CLK_SEL_POS)
#define GLB_PKA_CLK_SEL_UMSK                                    (~(((1U<<GLB_PKA_CLK_SEL_LEN)-1)<<GLB_PKA_CLK_SEL_POS))

/* 0x1C : swrst_cfg3 */
#define GLB_SWRST_CFG3_OFFSET                                   (0x1C)

/* 0x20 : cgen_cfg0 */
#define GLB_CGEN_CFG0_OFFSET                                    (0x20)
#define GLB_CGEN_M                                              GLB_CGEN_M
#define GLB_CGEN_M_POS                                          (0U)
#define GLB_CGEN_M_LEN                                          (8U)
#define GLB_CGEN_M_MSK                                          (((1U<<GLB_CGEN_M_LEN)-1)<<GLB_CGEN_M_POS)
#define GLB_CGEN_M_UMSK                                         (~(((1U<<GLB_CGEN_M_LEN)-1)<<GLB_CGEN_M_POS))

/* 0x24 : cgen_cfg1 */
#define GLB_CGEN_CFG1_OFFSET                                    (0x24)
#define GLB_CGEN_S1                                             GLB_CGEN_S1
#define GLB_CGEN_S1_POS                                         (0U)
#define GLB_CGEN_S1_LEN                                         (16U)
#define GLB_CGEN_S1_MSK                                         (((1U<<GLB_CGEN_S1_LEN)-1)<<GLB_CGEN_S1_POS)
#define GLB_CGEN_S1_UMSK                                        (~(((1U<<GLB_CGEN_S1_LEN)-1)<<GLB_CGEN_S1_POS))
#define GLB_CGEN_S1A                                            GLB_CGEN_S1A
#define GLB_CGEN_S1A_POS                                        (16U)
#define GLB_CGEN_S1A_LEN                                        (8U)
#define GLB_CGEN_S1A_MSK                                        (((1U<<GLB_CGEN_S1A_LEN)-1)<<GLB_CGEN_S1A_POS)
#define GLB_CGEN_S1A_UMSK                                       (~(((1U<<GLB_CGEN_S1A_LEN)-1)<<GLB_CGEN_S1A_POS))

/* 0x28 : cgen_cfg2 */
#define GLB_CGEN_CFG2_OFFSET                                    (0x28)
#define GLB_CGEN_S2                                             GLB_CGEN_S2
#define GLB_CGEN_S2_POS                                         (0U)
#define GLB_CGEN_S2_LEN                                         (1U)
#define GLB_CGEN_S2_MSK                                         (((1U<<GLB_CGEN_S2_LEN)-1)<<GLB_CGEN_S2_POS)
#define GLB_CGEN_S2_UMSK                                        (~(((1U<<GLB_CGEN_S2_LEN)-1)<<GLB_CGEN_S2_POS))
#define GLB_CGEN_S3                                             GLB_CGEN_S3
#define GLB_CGEN_S3_POS                                         (4U)
#define GLB_CGEN_S3_LEN                                         (1U)
#define GLB_CGEN_S3_MSK                                         (((1U<<GLB_CGEN_S3_LEN)-1)<<GLB_CGEN_S3_POS)
#define GLB_CGEN_S3_UMSK                                        (~(((1U<<GLB_CGEN_S3_LEN)-1)<<GLB_CGEN_S3_POS))

/* 0x2C : cgen_cfg3 */
#define GLB_CGEN_CFG3_OFFSET                                    (0x2C)

/* 0x30 : MBIST_CTL */
#define GLB_MBIST_CTL_OFFSET                                    (0x30)
#define GLB_IROM_MBIST_MODE                                     GLB_IROM_MBIST_MODE
#define GLB_IROM_MBIST_MODE_POS                                 (0U)
#define GLB_IROM_MBIST_MODE_LEN                                 (1U)
#define GLB_IROM_MBIST_MODE_MSK                                 (((1U<<GLB_IROM_MBIST_MODE_LEN)-1)<<GLB_IROM_MBIST_MODE_POS)
#define GLB_IROM_MBIST_MODE_UMSK                                (~(((1U<<GLB_IROM_MBIST_MODE_LEN)-1)<<GLB_IROM_MBIST_MODE_POS))
#define GLB_HSRAM_MBIST_MODE                                    GLB_HSRAM_MBIST_MODE
#define GLB_HSRAM_MBIST_MODE_POS                                (1U)
#define GLB_HSRAM_MBIST_MODE_LEN                                (1U)
#define GLB_HSRAM_MBIST_MODE_MSK                                (((1U<<GLB_HSRAM_MBIST_MODE_LEN)-1)<<GLB_HSRAM_MBIST_MODE_POS)
#define GLB_HSRAM_MBIST_MODE_UMSK                               (~(((1U<<GLB_HSRAM_MBIST_MODE_LEN)-1)<<GLB_HSRAM_MBIST_MODE_POS))
#define GLB_TAG_MBIST_MODE                                      GLB_TAG_MBIST_MODE
#define GLB_TAG_MBIST_MODE_POS                                  (2U)
#define GLB_TAG_MBIST_MODE_LEN                                  (1U)
#define GLB_TAG_MBIST_MODE_MSK                                  (((1U<<GLB_TAG_MBIST_MODE_LEN)-1)<<GLB_TAG_MBIST_MODE_POS)
#define GLB_TAG_MBIST_MODE_UMSK                                 (~(((1U<<GLB_TAG_MBIST_MODE_LEN)-1)<<GLB_TAG_MBIST_MODE_POS))
#define GLB_OCRAM_MBIST_MODE                                    GLB_OCRAM_MBIST_MODE
#define GLB_OCRAM_MBIST_MODE_POS                                (3U)
#define GLB_OCRAM_MBIST_MODE_LEN                                (1U)
#define GLB_OCRAM_MBIST_MODE_MSK                                (((1U<<GLB_OCRAM_MBIST_MODE_LEN)-1)<<GLB_OCRAM_MBIST_MODE_POS)
#define GLB_OCRAM_MBIST_MODE_UMSK                               (~(((1U<<GLB_OCRAM_MBIST_MODE_LEN)-1)<<GLB_OCRAM_MBIST_MODE_POS))
#define GLB_WIFI_MBIST_MODE                                     GLB_WIFI_MBIST_MODE
#define GLB_WIFI_MBIST_MODE_POS                                 (4U)
#define GLB_WIFI_MBIST_MODE_LEN                                 (1U)
#define GLB_WIFI_MBIST_MODE_MSK                                 (((1U<<GLB_WIFI_MBIST_MODE_LEN)-1)<<GLB_WIFI_MBIST_MODE_POS)
#define GLB_WIFI_MBIST_MODE_UMSK                                (~(((1U<<GLB_WIFI_MBIST_MODE_LEN)-1)<<GLB_WIFI_MBIST_MODE_POS))
#define GLB_REG_MBIST_RST_N                                     GLB_REG_MBIST_RST_N
#define GLB_REG_MBIST_RST_N_POS                                 (31U)
#define GLB_REG_MBIST_RST_N_LEN                                 (1U)
#define GLB_REG_MBIST_RST_N_MSK                                 (((1U<<GLB_REG_MBIST_RST_N_LEN)-1)<<GLB_REG_MBIST_RST_N_POS)
#define GLB_REG_MBIST_RST_N_UMSK                                (~(((1U<<GLB_REG_MBIST_RST_N_LEN)-1)<<GLB_REG_MBIST_RST_N_POS))

/* 0x34 : MBIST_STAT */
#define GLB_MBIST_STAT_OFFSET                                   (0x34)
#define GLB_IROM_MBIST_DONE                                     GLB_IROM_MBIST_DONE
#define GLB_IROM_MBIST_DONE_POS                                 (0U)
#define GLB_IROM_MBIST_DONE_LEN                                 (1U)
#define GLB_IROM_MBIST_DONE_MSK                                 (((1U<<GLB_IROM_MBIST_DONE_LEN)-1)<<GLB_IROM_MBIST_DONE_POS)
#define GLB_IROM_MBIST_DONE_UMSK                                (~(((1U<<GLB_IROM_MBIST_DONE_LEN)-1)<<GLB_IROM_MBIST_DONE_POS))
#define GLB_HSRAM_MBIST_DONE                                    GLB_HSRAM_MBIST_DONE
#define GLB_HSRAM_MBIST_DONE_POS                                (1U)
#define GLB_HSRAM_MBIST_DONE_LEN                                (1U)
#define GLB_HSRAM_MBIST_DONE_MSK                                (((1U<<GLB_HSRAM_MBIST_DONE_LEN)-1)<<GLB_HSRAM_MBIST_DONE_POS)
#define GLB_HSRAM_MBIST_DONE_UMSK                               (~(((1U<<GLB_HSRAM_MBIST_DONE_LEN)-1)<<GLB_HSRAM_MBIST_DONE_POS))
#define GLB_TAG_MBIST_DONE                                      GLB_TAG_MBIST_DONE
#define GLB_TAG_MBIST_DONE_POS                                  (2U)
#define GLB_TAG_MBIST_DONE_LEN                                  (1U)
#define GLB_TAG_MBIST_DONE_MSK                                  (((1U<<GLB_TAG_MBIST_DONE_LEN)-1)<<GLB_TAG_MBIST_DONE_POS)
#define GLB_TAG_MBIST_DONE_UMSK                                 (~(((1U<<GLB_TAG_MBIST_DONE_LEN)-1)<<GLB_TAG_MBIST_DONE_POS))
#define GLB_OCRAM_MBIST_DONE                                    GLB_OCRAM_MBIST_DONE
#define GLB_OCRAM_MBIST_DONE_POS                                (3U)
#define GLB_OCRAM_MBIST_DONE_LEN                                (1U)
#define GLB_OCRAM_MBIST_DONE_MSK                                (((1U<<GLB_OCRAM_MBIST_DONE_LEN)-1)<<GLB_OCRAM_MBIST_DONE_POS)
#define GLB_OCRAM_MBIST_DONE_UMSK                               (~(((1U<<GLB_OCRAM_MBIST_DONE_LEN)-1)<<GLB_OCRAM_MBIST_DONE_POS))
#define GLB_WIFI_MBIST_DONE                                     GLB_WIFI_MBIST_DONE
#define GLB_WIFI_MBIST_DONE_POS                                 (4U)
#define GLB_WIFI_MBIST_DONE_LEN                                 (1U)
#define GLB_WIFI_MBIST_DONE_MSK                                 (((1U<<GLB_WIFI_MBIST_DONE_LEN)-1)<<GLB_WIFI_MBIST_DONE_POS)
#define GLB_WIFI_MBIST_DONE_UMSK                                (~(((1U<<GLB_WIFI_MBIST_DONE_LEN)-1)<<GLB_WIFI_MBIST_DONE_POS))
#define GLB_IROM_MBIST_FAIL                                     GLB_IROM_MBIST_FAIL
#define GLB_IROM_MBIST_FAIL_POS                                 (16U)
#define GLB_IROM_MBIST_FAIL_LEN                                 (1U)
#define GLB_IROM_MBIST_FAIL_MSK                                 (((1U<<GLB_IROM_MBIST_FAIL_LEN)-1)<<GLB_IROM_MBIST_FAIL_POS)
#define GLB_IROM_MBIST_FAIL_UMSK                                (~(((1U<<GLB_IROM_MBIST_FAIL_LEN)-1)<<GLB_IROM_MBIST_FAIL_POS))
#define GLB_HSRAM_MBIST_FAIL                                    GLB_HSRAM_MBIST_FAIL
#define GLB_HSRAM_MBIST_FAIL_POS                                (17U)
#define GLB_HSRAM_MBIST_FAIL_LEN                                (1U)
#define GLB_HSRAM_MBIST_FAIL_MSK                                (((1U<<GLB_HSRAM_MBIST_FAIL_LEN)-1)<<GLB_HSRAM_MBIST_FAIL_POS)
#define GLB_HSRAM_MBIST_FAIL_UMSK                               (~(((1U<<GLB_HSRAM_MBIST_FAIL_LEN)-1)<<GLB_HSRAM_MBIST_FAIL_POS))
#define GLB_TAG_MBIST_FAIL                                      GLB_TAG_MBIST_FAIL
#define GLB_TAG_MBIST_FAIL_POS                                  (18U)
#define GLB_TAG_MBIST_FAIL_LEN                                  (1U)
#define GLB_TAG_MBIST_FAIL_MSK                                  (((1U<<GLB_TAG_MBIST_FAIL_LEN)-1)<<GLB_TAG_MBIST_FAIL_POS)
#define GLB_TAG_MBIST_FAIL_UMSK                                 (~(((1U<<GLB_TAG_MBIST_FAIL_LEN)-1)<<GLB_TAG_MBIST_FAIL_POS))
#define GLB_OCRAM_MBIST_FAIL                                    GLB_OCRAM_MBIST_FAIL
#define GLB_OCRAM_MBIST_FAIL_POS                                (19U)
#define GLB_OCRAM_MBIST_FAIL_LEN                                (1U)
#define GLB_OCRAM_MBIST_FAIL_MSK                                (((1U<<GLB_OCRAM_MBIST_FAIL_LEN)-1)<<GLB_OCRAM_MBIST_FAIL_POS)
#define GLB_OCRAM_MBIST_FAIL_UMSK                               (~(((1U<<GLB_OCRAM_MBIST_FAIL_LEN)-1)<<GLB_OCRAM_MBIST_FAIL_POS))
#define GLB_WIFI_MBIST_FAIL                                     GLB_WIFI_MBIST_FAIL
#define GLB_WIFI_MBIST_FAIL_POS                                 (20U)
#define GLB_WIFI_MBIST_FAIL_LEN                                 (1U)
#define GLB_WIFI_MBIST_FAIL_MSK                                 (((1U<<GLB_WIFI_MBIST_FAIL_LEN)-1)<<GLB_WIFI_MBIST_FAIL_POS)
#define GLB_WIFI_MBIST_FAIL_UMSK                                (~(((1U<<GLB_WIFI_MBIST_FAIL_LEN)-1)<<GLB_WIFI_MBIST_FAIL_POS))

/* 0x50 : bmx_cfg1 */
#define GLB_BMX_CFG1_OFFSET                                     (0x50)
#define GLB_BMX_TIMEOUT_EN                                      GLB_BMX_TIMEOUT_EN
#define GLB_BMX_TIMEOUT_EN_POS                                  (0U)
#define GLB_BMX_TIMEOUT_EN_LEN                                  (4U)
#define GLB_BMX_TIMEOUT_EN_MSK                                  (((1U<<GLB_BMX_TIMEOUT_EN_LEN)-1)<<GLB_BMX_TIMEOUT_EN_POS)
#define GLB_BMX_TIMEOUT_EN_UMSK                                 (~(((1U<<GLB_BMX_TIMEOUT_EN_LEN)-1)<<GLB_BMX_TIMEOUT_EN_POS))
#define GLB_BMX_ARB_MODE                                        GLB_BMX_ARB_MODE
#define GLB_BMX_ARB_MODE_POS                                    (4U)
#define GLB_BMX_ARB_MODE_LEN                                    (2U)
#define GLB_BMX_ARB_MODE_MSK                                    (((1U<<GLB_BMX_ARB_MODE_LEN)-1)<<GLB_BMX_ARB_MODE_POS)
#define GLB_BMX_ARB_MODE_UMSK                                   (~(((1U<<GLB_BMX_ARB_MODE_LEN)-1)<<GLB_BMX_ARB_MODE_POS))
#define GLB_BMX_ERR_EN                                          GLB_BMX_ERR_EN
#define GLB_BMX_ERR_EN_POS                                      (8U)
#define GLB_BMX_ERR_EN_LEN                                      (1U)
#define GLB_BMX_ERR_EN_MSK                                      (((1U<<GLB_BMX_ERR_EN_LEN)-1)<<GLB_BMX_ERR_EN_POS)
#define GLB_BMX_ERR_EN_UMSK                                     (~(((1U<<GLB_BMX_ERR_EN_LEN)-1)<<GLB_BMX_ERR_EN_POS))
#define GLB_BMX_BUSY_OPTION_DIS                                 GLB_BMX_BUSY_OPTION_DIS
#define GLB_BMX_BUSY_OPTION_DIS_POS                             (9U)
#define GLB_BMX_BUSY_OPTION_DIS_LEN                             (1U)
#define GLB_BMX_BUSY_OPTION_DIS_MSK                             (((1U<<GLB_BMX_BUSY_OPTION_DIS_LEN)-1)<<GLB_BMX_BUSY_OPTION_DIS_POS)
#define GLB_BMX_BUSY_OPTION_DIS_UMSK                            (~(((1U<<GLB_BMX_BUSY_OPTION_DIS_LEN)-1)<<GLB_BMX_BUSY_OPTION_DIS_POS))
#define GLB_BMX_GATING_DIS                                      GLB_BMX_GATING_DIS
#define GLB_BMX_GATING_DIS_POS                                  (10U)
#define GLB_BMX_GATING_DIS_LEN                                  (1U)
#define GLB_BMX_GATING_DIS_MSK                                  (((1U<<GLB_BMX_GATING_DIS_LEN)-1)<<GLB_BMX_GATING_DIS_POS)
#define GLB_BMX_GATING_DIS_UMSK                                 (~(((1U<<GLB_BMX_GATING_DIS_LEN)-1)<<GLB_BMX_GATING_DIS_POS))
#define GLB_HSEL_OPTION                                         GLB_HSEL_OPTION
#define GLB_HSEL_OPTION_POS                                     (12U)
#define GLB_HSEL_OPTION_LEN                                     (4U)
#define GLB_HSEL_OPTION_MSK                                     (((1U<<GLB_HSEL_OPTION_LEN)-1)<<GLB_HSEL_OPTION_POS)
#define GLB_HSEL_OPTION_UMSK                                    (~(((1U<<GLB_HSEL_OPTION_LEN)-1)<<GLB_HSEL_OPTION_POS))
#define GLB_PDS_APB_CFG                                         GLB_PDS_APB_CFG
#define GLB_PDS_APB_CFG_POS                                     (16U)
#define GLB_PDS_APB_CFG_LEN                                     (8U)
#define GLB_PDS_APB_CFG_MSK                                     (((1U<<GLB_PDS_APB_CFG_LEN)-1)<<GLB_PDS_APB_CFG_POS)
#define GLB_PDS_APB_CFG_UMSK                                    (~(((1U<<GLB_PDS_APB_CFG_LEN)-1)<<GLB_PDS_APB_CFG_POS))
#define GLB_HBN_APB_CFG                                         GLB_HBN_APB_CFG
#define GLB_HBN_APB_CFG_POS                                     (24U)
#define GLB_HBN_APB_CFG_LEN                                     (8U)
#define GLB_HBN_APB_CFG_MSK                                     (((1U<<GLB_HBN_APB_CFG_LEN)-1)<<GLB_HBN_APB_CFG_POS)
#define GLB_HBN_APB_CFG_UMSK                                    (~(((1U<<GLB_HBN_APB_CFG_LEN)-1)<<GLB_HBN_APB_CFG_POS))

/* 0x54 : bmx_cfg2 */
#define GLB_BMX_CFG2_OFFSET                                     (0x54)
#define GLB_BMX_ERR_ADDR_DIS                                    GLB_BMX_ERR_ADDR_DIS
#define GLB_BMX_ERR_ADDR_DIS_POS                                (0U)
#define GLB_BMX_ERR_ADDR_DIS_LEN                                (1U)
#define GLB_BMX_ERR_ADDR_DIS_MSK                                (((1U<<GLB_BMX_ERR_ADDR_DIS_LEN)-1)<<GLB_BMX_ERR_ADDR_DIS_POS)
#define GLB_BMX_ERR_ADDR_DIS_UMSK                               (~(((1U<<GLB_BMX_ERR_ADDR_DIS_LEN)-1)<<GLB_BMX_ERR_ADDR_DIS_POS))
#define GLB_BMX_ERR_DEC                                         GLB_BMX_ERR_DEC
#define GLB_BMX_ERR_DEC_POS                                     (4U)
#define GLB_BMX_ERR_DEC_LEN                                     (1U)
#define GLB_BMX_ERR_DEC_MSK                                     (((1U<<GLB_BMX_ERR_DEC_LEN)-1)<<GLB_BMX_ERR_DEC_POS)
#define GLB_BMX_ERR_DEC_UMSK                                    (~(((1U<<GLB_BMX_ERR_DEC_LEN)-1)<<GLB_BMX_ERR_DEC_POS))
#define GLB_BMX_ERR_TZ                                          GLB_BMX_ERR_TZ
#define GLB_BMX_ERR_TZ_POS                                      (5U)
#define GLB_BMX_ERR_TZ_LEN                                      (1U)
#define GLB_BMX_ERR_TZ_MSK                                      (((1U<<GLB_BMX_ERR_TZ_LEN)-1)<<GLB_BMX_ERR_TZ_POS)
#define GLB_BMX_ERR_TZ_UMSK                                     (~(((1U<<GLB_BMX_ERR_TZ_LEN)-1)<<GLB_BMX_ERR_TZ_POS))
#define GLB_BMX_DBG_SEL                                         GLB_BMX_DBG_SEL
#define GLB_BMX_DBG_SEL_POS                                     (28U)
#define GLB_BMX_DBG_SEL_LEN                                     (4U)
#define GLB_BMX_DBG_SEL_MSK                                     (((1U<<GLB_BMX_DBG_SEL_LEN)-1)<<GLB_BMX_DBG_SEL_POS)
#define GLB_BMX_DBG_SEL_UMSK                                    (~(((1U<<GLB_BMX_DBG_SEL_LEN)-1)<<GLB_BMX_DBG_SEL_POS))

/* 0x58 : bmx_err_addr */
#define GLB_BMX_ERR_ADDR_OFFSET                                 (0x58)
#define GLB_BMX_ERR_ADDR                                        GLB_BMX_ERR_ADDR
#define GLB_BMX_ERR_ADDR_POS                                    (0U)
#define GLB_BMX_ERR_ADDR_LEN                                    (32U)
#define GLB_BMX_ERR_ADDR_MSK                                    (((1U<<GLB_BMX_ERR_ADDR_LEN)-1)<<GLB_BMX_ERR_ADDR_POS)
#define GLB_BMX_ERR_ADDR_UMSK                                   (~(((1U<<GLB_BMX_ERR_ADDR_LEN)-1)<<GLB_BMX_ERR_ADDR_POS))

/* 0x5C : bmx_dbg_out */
#define GLB_BMX_DBG_OUT_OFFSET                                  (0x5C)
#define GLB_BMX_DBG_OUT                                         GLB_BMX_DBG_OUT
#define GLB_BMX_DBG_OUT_POS                                     (0U)
#define GLB_BMX_DBG_OUT_LEN                                     (32U)
#define GLB_BMX_DBG_OUT_MSK                                     (((1U<<GLB_BMX_DBG_OUT_LEN)-1)<<GLB_BMX_DBG_OUT_POS)
#define GLB_BMX_DBG_OUT_UMSK                                    (~(((1U<<GLB_BMX_DBG_OUT_LEN)-1)<<GLB_BMX_DBG_OUT_POS))

/* 0x60 : rsv0 */
#define GLB_RSV0_OFFSET                                         (0x60)

/* 0x64 : rsv1 */
#define GLB_RSV1_OFFSET                                         (0x64)

/* 0x68 : rsv2 */
#define GLB_RSV2_OFFSET                                         (0x68)

/* 0x6C : rsv3 */
#define GLB_RSV3_OFFSET                                         (0x6C)

/* 0x70 : sram_ret */
#define GLB_SRAM_RET_OFFSET                                     (0x70)
#define GLB_REG_SRAM_RET                                        GLB_REG_SRAM_RET
#define GLB_REG_SRAM_RET_POS                                    (0U)
#define GLB_REG_SRAM_RET_LEN                                    (32U)
#define GLB_REG_SRAM_RET_MSK                                    (((1U<<GLB_REG_SRAM_RET_LEN)-1)<<GLB_REG_SRAM_RET_POS)
#define GLB_REG_SRAM_RET_UMSK                                   (~(((1U<<GLB_REG_SRAM_RET_LEN)-1)<<GLB_REG_SRAM_RET_POS))

/* 0x74 : sram_slp */
#define GLB_SRAM_SLP_OFFSET                                     (0x74)
#define GLB_REG_SRAM_SLP                                        GLB_REG_SRAM_SLP
#define GLB_REG_SRAM_SLP_POS                                    (0U)
#define GLB_REG_SRAM_SLP_LEN                                    (32U)
#define GLB_REG_SRAM_SLP_MSK                                    (((1U<<GLB_REG_SRAM_SLP_LEN)-1)<<GLB_REG_SRAM_SLP_POS)
#define GLB_REG_SRAM_SLP_UMSK                                   (~(((1U<<GLB_REG_SRAM_SLP_LEN)-1)<<GLB_REG_SRAM_SLP_POS))

/* 0x78 : sram_parm */
#define GLB_SRAM_PARM_OFFSET                                    (0x78)
#define GLB_REG_SRAM_PARM                                       GLB_REG_SRAM_PARM
#define GLB_REG_SRAM_PARM_POS                                   (0U)
#define GLB_REG_SRAM_PARM_LEN                                   (32U)
#define GLB_REG_SRAM_PARM_MSK                                   (((1U<<GLB_REG_SRAM_PARM_LEN)-1)<<GLB_REG_SRAM_PARM_POS)
#define GLB_REG_SRAM_PARM_UMSK                                  (~(((1U<<GLB_REG_SRAM_PARM_LEN)-1)<<GLB_REG_SRAM_PARM_POS))

/* 0x7C : seam_misc */
#define GLB_SEAM_MISC_OFFSET                                    (0x7C)
#define GLB_EM_SEL                                              GLB_EM_SEL
#define GLB_EM_SEL_POS                                          (0U)
#define GLB_EM_SEL_LEN                                          (4U)
#define GLB_EM_SEL_MSK                                          (((1U<<GLB_EM_SEL_LEN)-1)<<GLB_EM_SEL_POS)
#define GLB_EM_SEL_UMSK                                         (~(((1U<<GLB_EM_SEL_LEN)-1)<<GLB_EM_SEL_POS))

/* 0x80 : glb_parm */
#define GLB_PARM_OFFSET                                         (0x80)
#define GLB_REG_BD_EN                                           GLB_REG_BD_EN
#define GLB_REG_BD_EN_POS                                       (0U)
#define GLB_REG_BD_EN_LEN                                       (1U)
#define GLB_REG_BD_EN_MSK                                       (((1U<<GLB_REG_BD_EN_LEN)-1)<<GLB_REG_BD_EN_POS)
#define GLB_REG_BD_EN_UMSK                                      (~(((1U<<GLB_REG_BD_EN_LEN)-1)<<GLB_REG_BD_EN_POS))
#define GLB_REG_EXT_RST_SMT                                     GLB_REG_EXT_RST_SMT
#define GLB_REG_EXT_RST_SMT_POS                                 (1U)
#define GLB_REG_EXT_RST_SMT_LEN                                 (1U)
#define GLB_REG_EXT_RST_SMT_MSK                                 (((1U<<GLB_REG_EXT_RST_SMT_LEN)-1)<<GLB_REG_EXT_RST_SMT_POS)
#define GLB_REG_EXT_RST_SMT_UMSK                                (~(((1U<<GLB_REG_EXT_RST_SMT_LEN)-1)<<GLB_REG_EXT_RST_SMT_POS))
#define GLB_JTAG_SWAP_SET                                       GLB_JTAG_SWAP_SET
#define GLB_JTAG_SWAP_SET_POS                                   (2U)
#define GLB_JTAG_SWAP_SET_LEN                                   (6U)
#define GLB_JTAG_SWAP_SET_MSK                                   (((1U<<GLB_JTAG_SWAP_SET_LEN)-1)<<GLB_JTAG_SWAP_SET_POS)
#define GLB_JTAG_SWAP_SET_UMSK                                  (~(((1U<<GLB_JTAG_SWAP_SET_LEN)-1)<<GLB_JTAG_SWAP_SET_POS))
#define GLB_SWAP_SFLASH_IO_3_IO_0                               GLB_SWAP_SFLASH_IO_3_IO_0
#define GLB_SWAP_SFLASH_IO_3_IO_0_POS                           (8U)
#define GLB_SWAP_SFLASH_IO_3_IO_0_LEN                           (1U)
#define GLB_SWAP_SFLASH_IO_3_IO_0_MSK                           (((1U<<GLB_SWAP_SFLASH_IO_3_IO_0_LEN)-1)<<GLB_SWAP_SFLASH_IO_3_IO_0_POS)
#define GLB_SWAP_SFLASH_IO_3_IO_0_UMSK                          (~(((1U<<GLB_SWAP_SFLASH_IO_3_IO_0_LEN)-1)<<GLB_SWAP_SFLASH_IO_3_IO_0_POS))
#define GLB_SEL_EMBEDDED_SFLASH                                 GLB_SEL_EMBEDDED_SFLASH
#define GLB_SEL_EMBEDDED_SFLASH_POS                             (9U)
#define GLB_SEL_EMBEDDED_SFLASH_LEN                             (1U)
#define GLB_SEL_EMBEDDED_SFLASH_MSK                             (((1U<<GLB_SEL_EMBEDDED_SFLASH_LEN)-1)<<GLB_SEL_EMBEDDED_SFLASH_POS)
#define GLB_SEL_EMBEDDED_SFLASH_UMSK                            (~(((1U<<GLB_SEL_EMBEDDED_SFLASH_LEN)-1)<<GLB_SEL_EMBEDDED_SFLASH_POS))
#define GLB_REG_SPI_0_MASTER_MODE                               GLB_REG_SPI_0_MASTER_MODE
#define GLB_REG_SPI_0_MASTER_MODE_POS                           (12U)
#define GLB_REG_SPI_0_MASTER_MODE_LEN                           (1U)
#define GLB_REG_SPI_0_MASTER_MODE_MSK                           (((1U<<GLB_REG_SPI_0_MASTER_MODE_LEN)-1)<<GLB_REG_SPI_0_MASTER_MODE_POS)
#define GLB_REG_SPI_0_MASTER_MODE_UMSK                          (~(((1U<<GLB_REG_SPI_0_MASTER_MODE_LEN)-1)<<GLB_REG_SPI_0_MASTER_MODE_POS))
#define GLB_REG_SPI_0_SWAP                                      GLB_REG_SPI_0_SWAP
#define GLB_REG_SPI_0_SWAP_POS                                  (13U)
#define GLB_REG_SPI_0_SWAP_LEN                                  (1U)
#define GLB_REG_SPI_0_SWAP_MSK                                  (((1U<<GLB_REG_SPI_0_SWAP_LEN)-1)<<GLB_REG_SPI_0_SWAP_POS)
#define GLB_REG_SPI_0_SWAP_UMSK                                 (~(((1U<<GLB_REG_SPI_0_SWAP_LEN)-1)<<GLB_REG_SPI_0_SWAP_POS))
#define GLB_REG_CCI_USE_JTAG_PIN                                GLB_REG_CCI_USE_JTAG_PIN
#define GLB_REG_CCI_USE_JTAG_PIN_POS                            (15U)
#define GLB_REG_CCI_USE_JTAG_PIN_LEN                            (1U)
#define GLB_REG_CCI_USE_JTAG_PIN_MSK                            (((1U<<GLB_REG_CCI_USE_JTAG_PIN_LEN)-1)<<GLB_REG_CCI_USE_JTAG_PIN_POS)
#define GLB_REG_CCI_USE_JTAG_PIN_UMSK                           (~(((1U<<GLB_REG_CCI_USE_JTAG_PIN_LEN)-1)<<GLB_REG_CCI_USE_JTAG_PIN_POS))
#define GLB_REG_CCI_USE_SDIO_PIN                                GLB_REG_CCI_USE_SDIO_PIN
#define GLB_REG_CCI_USE_SDIO_PIN_POS                            (16U)
#define GLB_REG_CCI_USE_SDIO_PIN_LEN                            (1U)
#define GLB_REG_CCI_USE_SDIO_PIN_MSK                            (((1U<<GLB_REG_CCI_USE_SDIO_PIN_LEN)-1)<<GLB_REG_CCI_USE_SDIO_PIN_POS)
#define GLB_REG_CCI_USE_SDIO_PIN_UMSK                           (~(((1U<<GLB_REG_CCI_USE_SDIO_PIN_LEN)-1)<<GLB_REG_CCI_USE_SDIO_PIN_POS))
#define GLB_P1_ADC_TEST_WITH_CCI                                GLB_P1_ADC_TEST_WITH_CCI
#define GLB_P1_ADC_TEST_WITH_CCI_POS                            (17U)
#define GLB_P1_ADC_TEST_WITH_CCI_LEN                            (1U)
#define GLB_P1_ADC_TEST_WITH_CCI_MSK                            (((1U<<GLB_P1_ADC_TEST_WITH_CCI_LEN)-1)<<GLB_P1_ADC_TEST_WITH_CCI_POS)
#define GLB_P1_ADC_TEST_WITH_CCI_UMSK                           (~(((1U<<GLB_P1_ADC_TEST_WITH_CCI_LEN)-1)<<GLB_P1_ADC_TEST_WITH_CCI_POS))
#define GLB_P2_DAC_TEST_WITH_CCI                                GLB_P2_DAC_TEST_WITH_CCI
#define GLB_P2_DAC_TEST_WITH_CCI_POS                            (18U)
#define GLB_P2_DAC_TEST_WITH_CCI_LEN                            (1U)
#define GLB_P2_DAC_TEST_WITH_CCI_MSK                            (((1U<<GLB_P2_DAC_TEST_WITH_CCI_LEN)-1)<<GLB_P2_DAC_TEST_WITH_CCI_POS)
#define GLB_P2_DAC_TEST_WITH_CCI_UMSK                           (~(((1U<<GLB_P2_DAC_TEST_WITH_CCI_LEN)-1)<<GLB_P2_DAC_TEST_WITH_CCI_POS))
#define GLB_P3_CCI_USE_IO_2_5                                   GLB_P3_CCI_USE_IO_2_5
#define GLB_P3_CCI_USE_IO_2_5_POS                               (19U)
#define GLB_P3_CCI_USE_IO_2_5_LEN                               (1U)
#define GLB_P3_CCI_USE_IO_2_5_MSK                               (((1U<<GLB_P3_CCI_USE_IO_2_5_LEN)-1)<<GLB_P3_CCI_USE_IO_2_5_POS)
#define GLB_P3_CCI_USE_IO_2_5_UMSK                              (~(((1U<<GLB_P3_CCI_USE_IO_2_5_LEN)-1)<<GLB_P3_CCI_USE_IO_2_5_POS))
#define GLB_P4_ADC_TEST_WITH_JTAG                               GLB_P4_ADC_TEST_WITH_JTAG
#define GLB_P4_ADC_TEST_WITH_JTAG_POS                           (20U)
#define GLB_P4_ADC_TEST_WITH_JTAG_LEN                           (1U)
#define GLB_P4_ADC_TEST_WITH_JTAG_MSK                           (((1U<<GLB_P4_ADC_TEST_WITH_JTAG_LEN)-1)<<GLB_P4_ADC_TEST_WITH_JTAG_POS)
#define GLB_P4_ADC_TEST_WITH_JTAG_UMSK                          (~(((1U<<GLB_P4_ADC_TEST_WITH_JTAG_LEN)-1)<<GLB_P4_ADC_TEST_WITH_JTAG_POS))
#define GLB_P5_DAC_TEST_WITH_JTAG                               GLB_P5_DAC_TEST_WITH_JTAG
#define GLB_P5_DAC_TEST_WITH_JTAG_POS                           (21U)
#define GLB_P5_DAC_TEST_WITH_JTAG_LEN                           (1U)
#define GLB_P5_DAC_TEST_WITH_JTAG_MSK                           (((1U<<GLB_P5_DAC_TEST_WITH_JTAG_LEN)-1)<<GLB_P5_DAC_TEST_WITH_JTAG_POS)
#define GLB_P5_DAC_TEST_WITH_JTAG_UMSK                          (~(((1U<<GLB_P5_DAC_TEST_WITH_JTAG_LEN)-1)<<GLB_P5_DAC_TEST_WITH_JTAG_POS))
#define GLB_P6_SDIO_USE_IO_0_5                                  GLB_P6_SDIO_USE_IO_0_5
#define GLB_P6_SDIO_USE_IO_0_5_POS                              (22U)
#define GLB_P6_SDIO_USE_IO_0_5_LEN                              (1U)
#define GLB_P6_SDIO_USE_IO_0_5_MSK                              (((1U<<GLB_P6_SDIO_USE_IO_0_5_LEN)-1)<<GLB_P6_SDIO_USE_IO_0_5_POS)
#define GLB_P6_SDIO_USE_IO_0_5_UMSK                             (~(((1U<<GLB_P6_SDIO_USE_IO_0_5_LEN)-1)<<GLB_P6_SDIO_USE_IO_0_5_POS))
#define GLB_P7_JTAG_USE_IO_2_5                                  GLB_P7_JTAG_USE_IO_2_5
#define GLB_P7_JTAG_USE_IO_2_5_POS                              (23U)
#define GLB_P7_JTAG_USE_IO_2_5_LEN                              (1U)
#define GLB_P7_JTAG_USE_IO_2_5_MSK                              (((1U<<GLB_P7_JTAG_USE_IO_2_5_LEN)-1)<<GLB_P7_JTAG_USE_IO_2_5_POS)
#define GLB_P7_JTAG_USE_IO_2_5_UMSK                             (~(((1U<<GLB_P7_JTAG_USE_IO_2_5_LEN)-1)<<GLB_P7_JTAG_USE_IO_2_5_POS))
#define GLB_UART_SWAP_SET                                       GLB_UART_SWAP_SET
#define GLB_UART_SWAP_SET_POS                                   (24U)
#define GLB_UART_SWAP_SET_LEN                                   (3U)
#define GLB_UART_SWAP_SET_MSK                                   (((1U<<GLB_UART_SWAP_SET_LEN)-1)<<GLB_UART_SWAP_SET_POS)
#define GLB_UART_SWAP_SET_UMSK                                  (~(((1U<<GLB_UART_SWAP_SET_LEN)-1)<<GLB_UART_SWAP_SET_POS))

/* 0x90 : CPU_CLK_CFG */
#define GLB_CPU_CLK_CFG_OFFSET                                  (0x90)
#define GLB_CPU_RTC_DIV                                         GLB_CPU_RTC_DIV
#define GLB_CPU_RTC_DIV_POS                                     (0U)
#define GLB_CPU_RTC_DIV_LEN                                     (17U)
#define GLB_CPU_RTC_DIV_MSK                                     (((1U<<GLB_CPU_RTC_DIV_LEN)-1)<<GLB_CPU_RTC_DIV_POS)
#define GLB_CPU_RTC_DIV_UMSK                                    (~(((1U<<GLB_CPU_RTC_DIV_LEN)-1)<<GLB_CPU_RTC_DIV_POS))
#define GLB_CPU_RTC_EN                                          GLB_CPU_RTC_EN
#define GLB_CPU_RTC_EN_POS                                      (18U)
#define GLB_CPU_RTC_EN_LEN                                      (1U)
#define GLB_CPU_RTC_EN_MSK                                      (((1U<<GLB_CPU_RTC_EN_LEN)-1)<<GLB_CPU_RTC_EN_POS)
#define GLB_CPU_RTC_EN_UMSK                                     (~(((1U<<GLB_CPU_RTC_EN_LEN)-1)<<GLB_CPU_RTC_EN_POS))
#define GLB_CPU_RTC_SEL                                         GLB_CPU_RTC_SEL
#define GLB_CPU_RTC_SEL_POS                                     (19U)
#define GLB_CPU_RTC_SEL_LEN                                     (1U)
#define GLB_CPU_RTC_SEL_MSK                                     (((1U<<GLB_CPU_RTC_SEL_LEN)-1)<<GLB_CPU_RTC_SEL_POS)
#define GLB_CPU_RTC_SEL_UMSK                                    (~(((1U<<GLB_CPU_RTC_SEL_LEN)-1)<<GLB_CPU_RTC_SEL_POS))
#define GLB_DEBUG_NDRESET_GATE                                  GLB_DEBUG_NDRESET_GATE
#define GLB_DEBUG_NDRESET_GATE_POS                              (20U)
#define GLB_DEBUG_NDRESET_GATE_LEN                              (1U)
#define GLB_DEBUG_NDRESET_GATE_MSK                              (((1U<<GLB_DEBUG_NDRESET_GATE_LEN)-1)<<GLB_DEBUG_NDRESET_GATE_POS)
#define GLB_DEBUG_NDRESET_GATE_UMSK                             (~(((1U<<GLB_DEBUG_NDRESET_GATE_LEN)-1)<<GLB_DEBUG_NDRESET_GATE_POS))

/* 0xA4 : GPADC_32M_SRC_CTRL */
#define GLB_GPADC_32M_SRC_CTRL_OFFSET                           (0xA4)
#define GLB_GPADC_32M_CLK_DIV                                   GLB_GPADC_32M_CLK_DIV
#define GLB_GPADC_32M_CLK_DIV_POS                               (0U)
#define GLB_GPADC_32M_CLK_DIV_LEN                               (6U)
#define GLB_GPADC_32M_CLK_DIV_MSK                               (((1U<<GLB_GPADC_32M_CLK_DIV_LEN)-1)<<GLB_GPADC_32M_CLK_DIV_POS)
#define GLB_GPADC_32M_CLK_DIV_UMSK                              (~(((1U<<GLB_GPADC_32M_CLK_DIV_LEN)-1)<<GLB_GPADC_32M_CLK_DIV_POS))
#define GLB_GPADC_32M_CLK_SEL                                   GLB_GPADC_32M_CLK_SEL
#define GLB_GPADC_32M_CLK_SEL_POS                               (7U)
#define GLB_GPADC_32M_CLK_SEL_LEN                               (1U)
#define GLB_GPADC_32M_CLK_SEL_MSK                               (((1U<<GLB_GPADC_32M_CLK_SEL_LEN)-1)<<GLB_GPADC_32M_CLK_SEL_POS)
#define GLB_GPADC_32M_CLK_SEL_UMSK                              (~(((1U<<GLB_GPADC_32M_CLK_SEL_LEN)-1)<<GLB_GPADC_32M_CLK_SEL_POS))
#define GLB_GPADC_32M_DIV_EN                                    GLB_GPADC_32M_DIV_EN
#define GLB_GPADC_32M_DIV_EN_POS                                (8U)
#define GLB_GPADC_32M_DIV_EN_LEN                                (1U)
#define GLB_GPADC_32M_DIV_EN_MSK                                (((1U<<GLB_GPADC_32M_DIV_EN_LEN)-1)<<GLB_GPADC_32M_DIV_EN_POS)
#define GLB_GPADC_32M_DIV_EN_UMSK                               (~(((1U<<GLB_GPADC_32M_DIV_EN_LEN)-1)<<GLB_GPADC_32M_DIV_EN_POS))

/* 0xA8 : DIG32K_WAKEUP_CTRL */
#define GLB_DIG32K_WAKEUP_CTRL_OFFSET                           (0xA8)
#define GLB_DIG_32K_DIV                                         GLB_DIG_32K_DIV
#define GLB_DIG_32K_DIV_POS                                     (0U)
#define GLB_DIG_32K_DIV_LEN                                     (11U)
#define GLB_DIG_32K_DIV_MSK                                     (((1U<<GLB_DIG_32K_DIV_LEN)-1)<<GLB_DIG_32K_DIV_POS)
#define GLB_DIG_32K_DIV_UMSK                                    (~(((1U<<GLB_DIG_32K_DIV_LEN)-1)<<GLB_DIG_32K_DIV_POS))
#define GLB_DIG_32K_EN                                          GLB_DIG_32K_EN
#define GLB_DIG_32K_EN_POS                                      (12U)
#define GLB_DIG_32K_EN_LEN                                      (1U)
#define GLB_DIG_32K_EN_MSK                                      (((1U<<GLB_DIG_32K_EN_LEN)-1)<<GLB_DIG_32K_EN_POS)
#define GLB_DIG_32K_EN_UMSK                                     (~(((1U<<GLB_DIG_32K_EN_LEN)-1)<<GLB_DIG_32K_EN_POS))
#define GLB_DIG_32K_COMP                                        GLB_DIG_32K_COMP
#define GLB_DIG_32K_COMP_POS                                    (13U)
#define GLB_DIG_32K_COMP_LEN                                    (1U)
#define GLB_DIG_32K_COMP_MSK                                    (((1U<<GLB_DIG_32K_COMP_LEN)-1)<<GLB_DIG_32K_COMP_POS)
#define GLB_DIG_32K_COMP_UMSK                                   (~(((1U<<GLB_DIG_32K_COMP_LEN)-1)<<GLB_DIG_32K_COMP_POS))
#define GLB_DIG_512K_DIV                                        GLB_DIG_512K_DIV
#define GLB_DIG_512K_DIV_POS                                    (16U)
#define GLB_DIG_512K_DIV_LEN                                    (7U)
#define GLB_DIG_512K_DIV_MSK                                    (((1U<<GLB_DIG_512K_DIV_LEN)-1)<<GLB_DIG_512K_DIV_POS)
#define GLB_DIG_512K_DIV_UMSK                                   (~(((1U<<GLB_DIG_512K_DIV_LEN)-1)<<GLB_DIG_512K_DIV_POS))
#define GLB_DIG_512K_EN                                         GLB_DIG_512K_EN
#define GLB_DIG_512K_EN_POS                                     (24U)
#define GLB_DIG_512K_EN_LEN                                     (1U)
#define GLB_DIG_512K_EN_MSK                                     (((1U<<GLB_DIG_512K_EN_LEN)-1)<<GLB_DIG_512K_EN_POS)
#define GLB_DIG_512K_EN_UMSK                                    (~(((1U<<GLB_DIG_512K_EN_LEN)-1)<<GLB_DIG_512K_EN_POS))
#define GLB_DIG_512K_COMP                                       GLB_DIG_512K_COMP
#define GLB_DIG_512K_COMP_POS                                   (25U)
#define GLB_DIG_512K_COMP_LEN                                   (1U)
#define GLB_DIG_512K_COMP_MSK                                   (((1U<<GLB_DIG_512K_COMP_LEN)-1)<<GLB_DIG_512K_COMP_POS)
#define GLB_DIG_512K_COMP_UMSK                                  (~(((1U<<GLB_DIG_512K_COMP_LEN)-1)<<GLB_DIG_512K_COMP_POS))
#define GLB_DIG_CLK_SRC_SEL                                     GLB_DIG_CLK_SRC_SEL
#define GLB_DIG_CLK_SRC_SEL_POS                                 (28U)
#define GLB_DIG_CLK_SRC_SEL_LEN                                 (1U)
#define GLB_DIG_CLK_SRC_SEL_MSK                                 (((1U<<GLB_DIG_CLK_SRC_SEL_LEN)-1)<<GLB_DIG_CLK_SRC_SEL_POS)
#define GLB_DIG_CLK_SRC_SEL_UMSK                                (~(((1U<<GLB_DIG_CLK_SRC_SEL_LEN)-1)<<GLB_DIG_CLK_SRC_SEL_POS))
#define GLB_REG_EN_PLATFORM_WAKEUP                              GLB_REG_EN_PLATFORM_WAKEUP
#define GLB_REG_EN_PLATFORM_WAKEUP_POS                          (31U)
#define GLB_REG_EN_PLATFORM_WAKEUP_LEN                          (1U)
#define GLB_REG_EN_PLATFORM_WAKEUP_MSK                          (((1U<<GLB_REG_EN_PLATFORM_WAKEUP_LEN)-1)<<GLB_REG_EN_PLATFORM_WAKEUP_POS)
#define GLB_REG_EN_PLATFORM_WAKEUP_UMSK                         (~(((1U<<GLB_REG_EN_PLATFORM_WAKEUP_LEN)-1)<<GLB_REG_EN_PLATFORM_WAKEUP_POS))

/* 0xAC : WIFI_BT_COEX_CTRL */
#define GLB_WIFI_BT_COEX_CTRL_OFFSET                            (0xAC)
#define GLB_COEX_BT_CHANNEL                                     GLB_COEX_BT_CHANNEL
#define GLB_COEX_BT_CHANNEL_POS                                 (0U)
#define GLB_COEX_BT_CHANNEL_LEN                                 (7U)
#define GLB_COEX_BT_CHANNEL_MSK                                 (((1U<<GLB_COEX_BT_CHANNEL_LEN)-1)<<GLB_COEX_BT_CHANNEL_POS)
#define GLB_COEX_BT_CHANNEL_UMSK                                (~(((1U<<GLB_COEX_BT_CHANNEL_LEN)-1)<<GLB_COEX_BT_CHANNEL_POS))
#define GLB_COEX_BT_PTI                                         GLB_COEX_BT_PTI
#define GLB_COEX_BT_PTI_POS                                     (7U)
#define GLB_COEX_BT_PTI_LEN                                     (4U)
#define GLB_COEX_BT_PTI_MSK                                     (((1U<<GLB_COEX_BT_PTI_LEN)-1)<<GLB_COEX_BT_PTI_POS)
#define GLB_COEX_BT_PTI_UMSK                                    (~(((1U<<GLB_COEX_BT_PTI_LEN)-1)<<GLB_COEX_BT_PTI_POS))
#define GLB_COEX_BT_BW                                          GLB_COEX_BT_BW
#define GLB_COEX_BT_BW_POS                                      (11U)
#define GLB_COEX_BT_BW_LEN                                      (1U)
#define GLB_COEX_BT_BW_MSK                                      (((1U<<GLB_COEX_BT_BW_LEN)-1)<<GLB_COEX_BT_BW_POS)
#define GLB_COEX_BT_BW_UMSK                                     (~(((1U<<GLB_COEX_BT_BW_LEN)-1)<<GLB_COEX_BT_BW_POS))
#define GLB_EN_GPIO_BT_COEX                                     GLB_EN_GPIO_BT_COEX
#define GLB_EN_GPIO_BT_COEX_POS                                 (12U)
#define GLB_EN_GPIO_BT_COEX_LEN                                 (1U)
#define GLB_EN_GPIO_BT_COEX_MSK                                 (((1U<<GLB_EN_GPIO_BT_COEX_LEN)-1)<<GLB_EN_GPIO_BT_COEX_POS)
#define GLB_EN_GPIO_BT_COEX_UMSK                                (~(((1U<<GLB_EN_GPIO_BT_COEX_LEN)-1)<<GLB_EN_GPIO_BT_COEX_POS))

/* 0xC0 : UART_SIG_SEL_0 */
#define GLB_UART_SIG_SEL_0_OFFSET                               (0xC0)
#define GLB_UART_SIG_0_SEL                                      GLB_UART_SIG_0_SEL
#define GLB_UART_SIG_0_SEL_POS                                  (0U)
#define GLB_UART_SIG_0_SEL_LEN                                  (4U)
#define GLB_UART_SIG_0_SEL_MSK                                  (((1U<<GLB_UART_SIG_0_SEL_LEN)-1)<<GLB_UART_SIG_0_SEL_POS)
#define GLB_UART_SIG_0_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_0_SEL_LEN)-1)<<GLB_UART_SIG_0_SEL_POS))
#define GLB_UART_SIG_1_SEL                                      GLB_UART_SIG_1_SEL
#define GLB_UART_SIG_1_SEL_POS                                  (4U)
#define GLB_UART_SIG_1_SEL_LEN                                  (4U)
#define GLB_UART_SIG_1_SEL_MSK                                  (((1U<<GLB_UART_SIG_1_SEL_LEN)-1)<<GLB_UART_SIG_1_SEL_POS)
#define GLB_UART_SIG_1_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_1_SEL_LEN)-1)<<GLB_UART_SIG_1_SEL_POS))
#define GLB_UART_SIG_2_SEL                                      GLB_UART_SIG_2_SEL
#define GLB_UART_SIG_2_SEL_POS                                  (8U)
#define GLB_UART_SIG_2_SEL_LEN                                  (4U)
#define GLB_UART_SIG_2_SEL_MSK                                  (((1U<<GLB_UART_SIG_2_SEL_LEN)-1)<<GLB_UART_SIG_2_SEL_POS)
#define GLB_UART_SIG_2_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_2_SEL_LEN)-1)<<GLB_UART_SIG_2_SEL_POS))
#define GLB_UART_SIG_3_SEL                                      GLB_UART_SIG_3_SEL
#define GLB_UART_SIG_3_SEL_POS                                  (12U)
#define GLB_UART_SIG_3_SEL_LEN                                  (4U)
#define GLB_UART_SIG_3_SEL_MSK                                  (((1U<<GLB_UART_SIG_3_SEL_LEN)-1)<<GLB_UART_SIG_3_SEL_POS)
#define GLB_UART_SIG_3_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_3_SEL_LEN)-1)<<GLB_UART_SIG_3_SEL_POS))
#define GLB_UART_SIG_4_SEL                                      GLB_UART_SIG_4_SEL
#define GLB_UART_SIG_4_SEL_POS                                  (16U)
#define GLB_UART_SIG_4_SEL_LEN                                  (4U)
#define GLB_UART_SIG_4_SEL_MSK                                  (((1U<<GLB_UART_SIG_4_SEL_LEN)-1)<<GLB_UART_SIG_4_SEL_POS)
#define GLB_UART_SIG_4_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_4_SEL_LEN)-1)<<GLB_UART_SIG_4_SEL_POS))
#define GLB_UART_SIG_5_SEL                                      GLB_UART_SIG_5_SEL
#define GLB_UART_SIG_5_SEL_POS                                  (20U)
#define GLB_UART_SIG_5_SEL_LEN                                  (4U)
#define GLB_UART_SIG_5_SEL_MSK                                  (((1U<<GLB_UART_SIG_5_SEL_LEN)-1)<<GLB_UART_SIG_5_SEL_POS)
#define GLB_UART_SIG_5_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_5_SEL_LEN)-1)<<GLB_UART_SIG_5_SEL_POS))
#define GLB_UART_SIG_6_SEL                                      GLB_UART_SIG_6_SEL
#define GLB_UART_SIG_6_SEL_POS                                  (24U)
#define GLB_UART_SIG_6_SEL_LEN                                  (4U)
#define GLB_UART_SIG_6_SEL_MSK                                  (((1U<<GLB_UART_SIG_6_SEL_LEN)-1)<<GLB_UART_SIG_6_SEL_POS)
#define GLB_UART_SIG_6_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_6_SEL_LEN)-1)<<GLB_UART_SIG_6_SEL_POS))
#define GLB_UART_SIG_7_SEL                                      GLB_UART_SIG_7_SEL
#define GLB_UART_SIG_7_SEL_POS                                  (28U)
#define GLB_UART_SIG_7_SEL_LEN                                  (4U)
#define GLB_UART_SIG_7_SEL_MSK                                  (((1U<<GLB_UART_SIG_7_SEL_LEN)-1)<<GLB_UART_SIG_7_SEL_POS)
#define GLB_UART_SIG_7_SEL_UMSK                                 (~(((1U<<GLB_UART_SIG_7_SEL_LEN)-1)<<GLB_UART_SIG_7_SEL_POS))

/* 0xD0 : DBG_SEL_LL */
#define GLB_DBG_SEL_LL_OFFSET                                   (0xD0)
#define GLB_REG_DBG_LL_CTRL                                     GLB_REG_DBG_LL_CTRL
#define GLB_REG_DBG_LL_CTRL_POS                                 (0U)
#define GLB_REG_DBG_LL_CTRL_LEN                                 (32U)
#define GLB_REG_DBG_LL_CTRL_MSK                                 (((1U<<GLB_REG_DBG_LL_CTRL_LEN)-1)<<GLB_REG_DBG_LL_CTRL_POS)
#define GLB_REG_DBG_LL_CTRL_UMSK                                (~(((1U<<GLB_REG_DBG_LL_CTRL_LEN)-1)<<GLB_REG_DBG_LL_CTRL_POS))

/* 0xD4 : DBG_SEL_LH */
#define GLB_DBG_SEL_LH_OFFSET                                   (0xD4)
#define GLB_REG_DBG_LH_CTRL                                     GLB_REG_DBG_LH_CTRL
#define GLB_REG_DBG_LH_CTRL_POS                                 (0U)
#define GLB_REG_DBG_LH_CTRL_LEN                                 (32U)
#define GLB_REG_DBG_LH_CTRL_MSK                                 (((1U<<GLB_REG_DBG_LH_CTRL_LEN)-1)<<GLB_REG_DBG_LH_CTRL_POS)
#define GLB_REG_DBG_LH_CTRL_UMSK                                (~(((1U<<GLB_REG_DBG_LH_CTRL_LEN)-1)<<GLB_REG_DBG_LH_CTRL_POS))

/* 0xD8 : DBG_SEL_HL */
#define GLB_DBG_SEL_HL_OFFSET                                   (0xD8)
#define GLB_REG_DBG_HL_CTRL                                     GLB_REG_DBG_HL_CTRL
#define GLB_REG_DBG_HL_CTRL_POS                                 (0U)
#define GLB_REG_DBG_HL_CTRL_LEN                                 (32U)
#define GLB_REG_DBG_HL_CTRL_MSK                                 (((1U<<GLB_REG_DBG_HL_CTRL_LEN)-1)<<GLB_REG_DBG_HL_CTRL_POS)
#define GLB_REG_DBG_HL_CTRL_UMSK                                (~(((1U<<GLB_REG_DBG_HL_CTRL_LEN)-1)<<GLB_REG_DBG_HL_CTRL_POS))

/* 0xDC : DBG_SEL_HH */
#define GLB_DBG_SEL_HH_OFFSET                                   (0xDC)
#define GLB_REG_DBG_HH_CTRL                                     GLB_REG_DBG_HH_CTRL
#define GLB_REG_DBG_HH_CTRL_POS                                 (0U)
#define GLB_REG_DBG_HH_CTRL_LEN                                 (32U)
#define GLB_REG_DBG_HH_CTRL_MSK                                 (((1U<<GLB_REG_DBG_HH_CTRL_LEN)-1)<<GLB_REG_DBG_HH_CTRL_POS)
#define GLB_REG_DBG_HH_CTRL_UMSK                                (~(((1U<<GLB_REG_DBG_HH_CTRL_LEN)-1)<<GLB_REG_DBG_HH_CTRL_POS))

/* 0xE0 : debug */
#define GLB_DEBUG_OFFSET                                        (0xE0)
#define GLB_DEBUG_OE                                            GLB_DEBUG_OE
#define GLB_DEBUG_OE_POS                                        (0U)
#define GLB_DEBUG_OE_LEN                                        (1U)
#define GLB_DEBUG_OE_MSK                                        (((1U<<GLB_DEBUG_OE_LEN)-1)<<GLB_DEBUG_OE_POS)
#define GLB_DEBUG_OE_UMSK                                       (~(((1U<<GLB_DEBUG_OE_LEN)-1)<<GLB_DEBUG_OE_POS))
#define GLB_DEBUG_I                                             GLB_DEBUG_I
#define GLB_DEBUG_I_POS                                         (1U)
#define GLB_DEBUG_I_LEN                                         (31U)
#define GLB_DEBUG_I_MSK                                         (((1U<<GLB_DEBUG_I_LEN)-1)<<GLB_DEBUG_I_POS)
#define GLB_DEBUG_I_UMSK                                        (~(((1U<<GLB_DEBUG_I_LEN)-1)<<GLB_DEBUG_I_POS))

/* 0x100 : GPIO_CFGCTL0 */
#define GLB_GPIO_CFGCTL0_OFFSET                                 (0x100)
#define GLB_REG_GPIO_0_IE                                       GLB_REG_GPIO_0_IE
#define GLB_REG_GPIO_0_IE_POS                                   (0U)
#define GLB_REG_GPIO_0_IE_LEN                                   (1U)
#define GLB_REG_GPIO_0_IE_MSK                                   (((1U<<GLB_REG_GPIO_0_IE_LEN)-1)<<GLB_REG_GPIO_0_IE_POS)
#define GLB_REG_GPIO_0_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_0_IE_LEN)-1)<<GLB_REG_GPIO_0_IE_POS))
#define GLB_REG_GPIO_0_SMT                                      GLB_REG_GPIO_0_SMT
#define GLB_REG_GPIO_0_SMT_POS                                  (1U)
#define GLB_REG_GPIO_0_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_0_SMT_MSK                                  (((1U<<GLB_REG_GPIO_0_SMT_LEN)-1)<<GLB_REG_GPIO_0_SMT_POS)
#define GLB_REG_GPIO_0_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_0_SMT_LEN)-1)<<GLB_REG_GPIO_0_SMT_POS))
#define GLB_REG_GPIO_0_DRV                                      GLB_REG_GPIO_0_DRV
#define GLB_REG_GPIO_0_DRV_POS                                  (2U)
#define GLB_REG_GPIO_0_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_0_DRV_MSK                                  (((1U<<GLB_REG_GPIO_0_DRV_LEN)-1)<<GLB_REG_GPIO_0_DRV_POS)
#define GLB_REG_GPIO_0_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_0_DRV_LEN)-1)<<GLB_REG_GPIO_0_DRV_POS))
#define GLB_REG_GPIO_0_PU                                       GLB_REG_GPIO_0_PU
#define GLB_REG_GPIO_0_PU_POS                                   (4U)
#define GLB_REG_GPIO_0_PU_LEN                                   (1U)
#define GLB_REG_GPIO_0_PU_MSK                                   (((1U<<GLB_REG_GPIO_0_PU_LEN)-1)<<GLB_REG_GPIO_0_PU_POS)
#define GLB_REG_GPIO_0_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_0_PU_LEN)-1)<<GLB_REG_GPIO_0_PU_POS))
#define GLB_REG_GPIO_0_PD                                       GLB_REG_GPIO_0_PD
#define GLB_REG_GPIO_0_PD_POS                                   (5U)
#define GLB_REG_GPIO_0_PD_LEN                                   (1U)
#define GLB_REG_GPIO_0_PD_MSK                                   (((1U<<GLB_REG_GPIO_0_PD_LEN)-1)<<GLB_REG_GPIO_0_PD_POS)
#define GLB_REG_GPIO_0_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_0_PD_LEN)-1)<<GLB_REG_GPIO_0_PD_POS))
#define GLB_REG_GPIO_0_FUNC_SEL                                 GLB_REG_GPIO_0_FUNC_SEL
#define GLB_REG_GPIO_0_FUNC_SEL_POS                             (8U)
#define GLB_REG_GPIO_0_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_0_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_0_FUNC_SEL_POS)
#define GLB_REG_GPIO_0_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_0_FUNC_SEL_POS))
#define GLB_REAL_GPIO_0_FUNC_SEL                                GLB_REAL_GPIO_0_FUNC_SEL
#define GLB_REAL_GPIO_0_FUNC_SEL_POS                            (12U)
#define GLB_REAL_GPIO_0_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_0_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_0_FUNC_SEL_POS)
#define GLB_REAL_GPIO_0_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_0_FUNC_SEL_POS))
#define GLB_REG_GPIO_1_IE                                       GLB_REG_GPIO_1_IE
#define GLB_REG_GPIO_1_IE_POS                                   (16U)
#define GLB_REG_GPIO_1_IE_LEN                                   (1U)
#define GLB_REG_GPIO_1_IE_MSK                                   (((1U<<GLB_REG_GPIO_1_IE_LEN)-1)<<GLB_REG_GPIO_1_IE_POS)
#define GLB_REG_GPIO_1_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_1_IE_LEN)-1)<<GLB_REG_GPIO_1_IE_POS))
#define GLB_REG_GPIO_1_SMT                                      GLB_REG_GPIO_1_SMT
#define GLB_REG_GPIO_1_SMT_POS                                  (17U)
#define GLB_REG_GPIO_1_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_1_SMT_MSK                                  (((1U<<GLB_REG_GPIO_1_SMT_LEN)-1)<<GLB_REG_GPIO_1_SMT_POS)
#define GLB_REG_GPIO_1_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_1_SMT_LEN)-1)<<GLB_REG_GPIO_1_SMT_POS))
#define GLB_REG_GPIO_1_DRV                                      GLB_REG_GPIO_1_DRV
#define GLB_REG_GPIO_1_DRV_POS                                  (18U)
#define GLB_REG_GPIO_1_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_1_DRV_MSK                                  (((1U<<GLB_REG_GPIO_1_DRV_LEN)-1)<<GLB_REG_GPIO_1_DRV_POS)
#define GLB_REG_GPIO_1_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_1_DRV_LEN)-1)<<GLB_REG_GPIO_1_DRV_POS))
#define GLB_REG_GPIO_1_PU                                       GLB_REG_GPIO_1_PU
#define GLB_REG_GPIO_1_PU_POS                                   (20U)
#define GLB_REG_GPIO_1_PU_LEN                                   (1U)
#define GLB_REG_GPIO_1_PU_MSK                                   (((1U<<GLB_REG_GPIO_1_PU_LEN)-1)<<GLB_REG_GPIO_1_PU_POS)
#define GLB_REG_GPIO_1_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_1_PU_LEN)-1)<<GLB_REG_GPIO_1_PU_POS))
#define GLB_REG_GPIO_1_PD                                       GLB_REG_GPIO_1_PD
#define GLB_REG_GPIO_1_PD_POS                                   (21U)
#define GLB_REG_GPIO_1_PD_LEN                                   (1U)
#define GLB_REG_GPIO_1_PD_MSK                                   (((1U<<GLB_REG_GPIO_1_PD_LEN)-1)<<GLB_REG_GPIO_1_PD_POS)
#define GLB_REG_GPIO_1_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_1_PD_LEN)-1)<<GLB_REG_GPIO_1_PD_POS))
#define GLB_REG_GPIO_1_FUNC_SEL                                 GLB_REG_GPIO_1_FUNC_SEL
#define GLB_REG_GPIO_1_FUNC_SEL_POS                             (24U)
#define GLB_REG_GPIO_1_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_1_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_1_FUNC_SEL_POS)
#define GLB_REG_GPIO_1_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_1_FUNC_SEL_POS))
#define GLB_REAL_GPIO_1_FUNC_SEL                                GLB_REAL_GPIO_1_FUNC_SEL
#define GLB_REAL_GPIO_1_FUNC_SEL_POS                            (28U)
#define GLB_REAL_GPIO_1_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_1_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_1_FUNC_SEL_POS)
#define GLB_REAL_GPIO_1_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_1_FUNC_SEL_POS))

/* 0x104 : GPIO_CFGCTL1 */
#define GLB_GPIO_CFGCTL1_OFFSET                                 (0x104)
#define GLB_REG_GPIO_2_IE                                       GLB_REG_GPIO_2_IE
#define GLB_REG_GPIO_2_IE_POS                                   (0U)
#define GLB_REG_GPIO_2_IE_LEN                                   (1U)
#define GLB_REG_GPIO_2_IE_MSK                                   (((1U<<GLB_REG_GPIO_2_IE_LEN)-1)<<GLB_REG_GPIO_2_IE_POS)
#define GLB_REG_GPIO_2_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_2_IE_LEN)-1)<<GLB_REG_GPIO_2_IE_POS))
#define GLB_REG_GPIO_2_SMT                                      GLB_REG_GPIO_2_SMT
#define GLB_REG_GPIO_2_SMT_POS                                  (1U)
#define GLB_REG_GPIO_2_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_2_SMT_MSK                                  (((1U<<GLB_REG_GPIO_2_SMT_LEN)-1)<<GLB_REG_GPIO_2_SMT_POS)
#define GLB_REG_GPIO_2_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_2_SMT_LEN)-1)<<GLB_REG_GPIO_2_SMT_POS))
#define GLB_REG_GPIO_2_DRV                                      GLB_REG_GPIO_2_DRV
#define GLB_REG_GPIO_2_DRV_POS                                  (2U)
#define GLB_REG_GPIO_2_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_2_DRV_MSK                                  (((1U<<GLB_REG_GPIO_2_DRV_LEN)-1)<<GLB_REG_GPIO_2_DRV_POS)
#define GLB_REG_GPIO_2_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_2_DRV_LEN)-1)<<GLB_REG_GPIO_2_DRV_POS))
#define GLB_REG_GPIO_2_PU                                       GLB_REG_GPIO_2_PU
#define GLB_REG_GPIO_2_PU_POS                                   (4U)
#define GLB_REG_GPIO_2_PU_LEN                                   (1U)
#define GLB_REG_GPIO_2_PU_MSK                                   (((1U<<GLB_REG_GPIO_2_PU_LEN)-1)<<GLB_REG_GPIO_2_PU_POS)
#define GLB_REG_GPIO_2_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_2_PU_LEN)-1)<<GLB_REG_GPIO_2_PU_POS))
#define GLB_REG_GPIO_2_PD                                       GLB_REG_GPIO_2_PD
#define GLB_REG_GPIO_2_PD_POS                                   (5U)
#define GLB_REG_GPIO_2_PD_LEN                                   (1U)
#define GLB_REG_GPIO_2_PD_MSK                                   (((1U<<GLB_REG_GPIO_2_PD_LEN)-1)<<GLB_REG_GPIO_2_PD_POS)
#define GLB_REG_GPIO_2_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_2_PD_LEN)-1)<<GLB_REG_GPIO_2_PD_POS))
#define GLB_REG_GPIO_2_FUNC_SEL                                 GLB_REG_GPIO_2_FUNC_SEL
#define GLB_REG_GPIO_2_FUNC_SEL_POS                             (8U)
#define GLB_REG_GPIO_2_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_2_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_2_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_2_FUNC_SEL_POS)
#define GLB_REG_GPIO_2_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_2_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_2_FUNC_SEL_POS))
#define GLB_REAL_GPIO_2_FUNC_SEL                                GLB_REAL_GPIO_2_FUNC_SEL
#define GLB_REAL_GPIO_2_FUNC_SEL_POS                            (12U)
#define GLB_REAL_GPIO_2_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_2_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_2_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_2_FUNC_SEL_POS)
#define GLB_REAL_GPIO_2_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_2_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_2_FUNC_SEL_POS))
#define GLB_REG_GPIO_3_IE                                       GLB_REG_GPIO_3_IE
#define GLB_REG_GPIO_3_IE_POS                                   (16U)
#define GLB_REG_GPIO_3_IE_LEN                                   (1U)
#define GLB_REG_GPIO_3_IE_MSK                                   (((1U<<GLB_REG_GPIO_3_IE_LEN)-1)<<GLB_REG_GPIO_3_IE_POS)
#define GLB_REG_GPIO_3_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_3_IE_LEN)-1)<<GLB_REG_GPIO_3_IE_POS))
#define GLB_REG_GPIO_3_SMT                                      GLB_REG_GPIO_3_SMT
#define GLB_REG_GPIO_3_SMT_POS                                  (17U)
#define GLB_REG_GPIO_3_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_3_SMT_MSK                                  (((1U<<GLB_REG_GPIO_3_SMT_LEN)-1)<<GLB_REG_GPIO_3_SMT_POS)
#define GLB_REG_GPIO_3_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_3_SMT_LEN)-1)<<GLB_REG_GPIO_3_SMT_POS))
#define GLB_REG_GPIO_3_DRV                                      GLB_REG_GPIO_3_DRV
#define GLB_REG_GPIO_3_DRV_POS                                  (18U)
#define GLB_REG_GPIO_3_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_3_DRV_MSK                                  (((1U<<GLB_REG_GPIO_3_DRV_LEN)-1)<<GLB_REG_GPIO_3_DRV_POS)
#define GLB_REG_GPIO_3_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_3_DRV_LEN)-1)<<GLB_REG_GPIO_3_DRV_POS))
#define GLB_REG_GPIO_3_PU                                       GLB_REG_GPIO_3_PU
#define GLB_REG_GPIO_3_PU_POS                                   (20U)
#define GLB_REG_GPIO_3_PU_LEN                                   (1U)
#define GLB_REG_GPIO_3_PU_MSK                                   (((1U<<GLB_REG_GPIO_3_PU_LEN)-1)<<GLB_REG_GPIO_3_PU_POS)
#define GLB_REG_GPIO_3_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_3_PU_LEN)-1)<<GLB_REG_GPIO_3_PU_POS))
#define GLB_REG_GPIO_3_PD                                       GLB_REG_GPIO_3_PD
#define GLB_REG_GPIO_3_PD_POS                                   (21U)
#define GLB_REG_GPIO_3_PD_LEN                                   (1U)
#define GLB_REG_GPIO_3_PD_MSK                                   (((1U<<GLB_REG_GPIO_3_PD_LEN)-1)<<GLB_REG_GPIO_3_PD_POS)
#define GLB_REG_GPIO_3_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_3_PD_LEN)-1)<<GLB_REG_GPIO_3_PD_POS))
#define GLB_REG_GPIO_3_FUNC_SEL                                 GLB_REG_GPIO_3_FUNC_SEL
#define GLB_REG_GPIO_3_FUNC_SEL_POS                             (24U)
#define GLB_REG_GPIO_3_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_3_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_3_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_3_FUNC_SEL_POS)
#define GLB_REG_GPIO_3_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_3_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_3_FUNC_SEL_POS))
#define GLB_REAL_GPIO_3_FUNC_SEL                                GLB_REAL_GPIO_3_FUNC_SEL
#define GLB_REAL_GPIO_3_FUNC_SEL_POS                            (28U)
#define GLB_REAL_GPIO_3_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_3_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_3_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_3_FUNC_SEL_POS)
#define GLB_REAL_GPIO_3_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_3_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_3_FUNC_SEL_POS))

/* 0x108 : GPIO_CFGCTL2 */
#define GLB_GPIO_CFGCTL2_OFFSET                                 (0x108)
#define GLB_REG_GPIO_4_IE                                       GLB_REG_GPIO_4_IE
#define GLB_REG_GPIO_4_IE_POS                                   (0U)
#define GLB_REG_GPIO_4_IE_LEN                                   (1U)
#define GLB_REG_GPIO_4_IE_MSK                                   (((1U<<GLB_REG_GPIO_4_IE_LEN)-1)<<GLB_REG_GPIO_4_IE_POS)
#define GLB_REG_GPIO_4_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_4_IE_LEN)-1)<<GLB_REG_GPIO_4_IE_POS))
#define GLB_REG_GPIO_4_SMT                                      GLB_REG_GPIO_4_SMT
#define GLB_REG_GPIO_4_SMT_POS                                  (1U)
#define GLB_REG_GPIO_4_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_4_SMT_MSK                                  (((1U<<GLB_REG_GPIO_4_SMT_LEN)-1)<<GLB_REG_GPIO_4_SMT_POS)
#define GLB_REG_GPIO_4_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_4_SMT_LEN)-1)<<GLB_REG_GPIO_4_SMT_POS))
#define GLB_REG_GPIO_4_DRV                                      GLB_REG_GPIO_4_DRV
#define GLB_REG_GPIO_4_DRV_POS                                  (2U)
#define GLB_REG_GPIO_4_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_4_DRV_MSK                                  (((1U<<GLB_REG_GPIO_4_DRV_LEN)-1)<<GLB_REG_GPIO_4_DRV_POS)
#define GLB_REG_GPIO_4_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_4_DRV_LEN)-1)<<GLB_REG_GPIO_4_DRV_POS))
#define GLB_REG_GPIO_4_PU                                       GLB_REG_GPIO_4_PU
#define GLB_REG_GPIO_4_PU_POS                                   (4U)
#define GLB_REG_GPIO_4_PU_LEN                                   (1U)
#define GLB_REG_GPIO_4_PU_MSK                                   (((1U<<GLB_REG_GPIO_4_PU_LEN)-1)<<GLB_REG_GPIO_4_PU_POS)
#define GLB_REG_GPIO_4_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_4_PU_LEN)-1)<<GLB_REG_GPIO_4_PU_POS))
#define GLB_REG_GPIO_4_PD                                       GLB_REG_GPIO_4_PD
#define GLB_REG_GPIO_4_PD_POS                                   (5U)
#define GLB_REG_GPIO_4_PD_LEN                                   (1U)
#define GLB_REG_GPIO_4_PD_MSK                                   (((1U<<GLB_REG_GPIO_4_PD_LEN)-1)<<GLB_REG_GPIO_4_PD_POS)
#define GLB_REG_GPIO_4_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_4_PD_LEN)-1)<<GLB_REG_GPIO_4_PD_POS))
#define GLB_REG_GPIO_4_FUNC_SEL                                 GLB_REG_GPIO_4_FUNC_SEL
#define GLB_REG_GPIO_4_FUNC_SEL_POS                             (8U)
#define GLB_REG_GPIO_4_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_4_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_4_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_4_FUNC_SEL_POS)
#define GLB_REG_GPIO_4_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_4_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_4_FUNC_SEL_POS))
#define GLB_REAL_GPIO_4_FUNC_SEL                                GLB_REAL_GPIO_4_FUNC_SEL
#define GLB_REAL_GPIO_4_FUNC_SEL_POS                            (12U)
#define GLB_REAL_GPIO_4_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_4_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_4_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_4_FUNC_SEL_POS)
#define GLB_REAL_GPIO_4_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_4_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_4_FUNC_SEL_POS))
#define GLB_REG_GPIO_5_IE                                       GLB_REG_GPIO_5_IE
#define GLB_REG_GPIO_5_IE_POS                                   (16U)
#define GLB_REG_GPIO_5_IE_LEN                                   (1U)
#define GLB_REG_GPIO_5_IE_MSK                                   (((1U<<GLB_REG_GPIO_5_IE_LEN)-1)<<GLB_REG_GPIO_5_IE_POS)
#define GLB_REG_GPIO_5_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_5_IE_LEN)-1)<<GLB_REG_GPIO_5_IE_POS))
#define GLB_REG_GPIO_5_SMT                                      GLB_REG_GPIO_5_SMT
#define GLB_REG_GPIO_5_SMT_POS                                  (17U)
#define GLB_REG_GPIO_5_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_5_SMT_MSK                                  (((1U<<GLB_REG_GPIO_5_SMT_LEN)-1)<<GLB_REG_GPIO_5_SMT_POS)
#define GLB_REG_GPIO_5_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_5_SMT_LEN)-1)<<GLB_REG_GPIO_5_SMT_POS))
#define GLB_REG_GPIO_5_DRV                                      GLB_REG_GPIO_5_DRV
#define GLB_REG_GPIO_5_DRV_POS                                  (18U)
#define GLB_REG_GPIO_5_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_5_DRV_MSK                                  (((1U<<GLB_REG_GPIO_5_DRV_LEN)-1)<<GLB_REG_GPIO_5_DRV_POS)
#define GLB_REG_GPIO_5_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_5_DRV_LEN)-1)<<GLB_REG_GPIO_5_DRV_POS))
#define GLB_REG_GPIO_5_PU                                       GLB_REG_GPIO_5_PU
#define GLB_REG_GPIO_5_PU_POS                                   (20U)
#define GLB_REG_GPIO_5_PU_LEN                                   (1U)
#define GLB_REG_GPIO_5_PU_MSK                                   (((1U<<GLB_REG_GPIO_5_PU_LEN)-1)<<GLB_REG_GPIO_5_PU_POS)
#define GLB_REG_GPIO_5_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_5_PU_LEN)-1)<<GLB_REG_GPIO_5_PU_POS))
#define GLB_REG_GPIO_5_PD                                       GLB_REG_GPIO_5_PD
#define GLB_REG_GPIO_5_PD_POS                                   (21U)
#define GLB_REG_GPIO_5_PD_LEN                                   (1U)
#define GLB_REG_GPIO_5_PD_MSK                                   (((1U<<GLB_REG_GPIO_5_PD_LEN)-1)<<GLB_REG_GPIO_5_PD_POS)
#define GLB_REG_GPIO_5_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_5_PD_LEN)-1)<<GLB_REG_GPIO_5_PD_POS))
#define GLB_REG_GPIO_5_FUNC_SEL                                 GLB_REG_GPIO_5_FUNC_SEL
#define GLB_REG_GPIO_5_FUNC_SEL_POS                             (24U)
#define GLB_REG_GPIO_5_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_5_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_5_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_5_FUNC_SEL_POS)
#define GLB_REG_GPIO_5_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_5_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_5_FUNC_SEL_POS))
#define GLB_REAL_GPIO_5_FUNC_SEL                                GLB_REAL_GPIO_5_FUNC_SEL
#define GLB_REAL_GPIO_5_FUNC_SEL_POS                            (28U)
#define GLB_REAL_GPIO_5_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_5_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_5_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_5_FUNC_SEL_POS)
#define GLB_REAL_GPIO_5_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_5_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_5_FUNC_SEL_POS))

/* 0x10C : GPIO_CFGCTL3 */
#define GLB_GPIO_CFGCTL3_OFFSET                                 (0x10C)
#define GLB_REG_GPIO_6_IE                                       GLB_REG_GPIO_6_IE
#define GLB_REG_GPIO_6_IE_POS                                   (0U)
#define GLB_REG_GPIO_6_IE_LEN                                   (1U)
#define GLB_REG_GPIO_6_IE_MSK                                   (((1U<<GLB_REG_GPIO_6_IE_LEN)-1)<<GLB_REG_GPIO_6_IE_POS)
#define GLB_REG_GPIO_6_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_6_IE_LEN)-1)<<GLB_REG_GPIO_6_IE_POS))
#define GLB_REG_GPIO_6_SMT                                      GLB_REG_GPIO_6_SMT
#define GLB_REG_GPIO_6_SMT_POS                                  (1U)
#define GLB_REG_GPIO_6_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_6_SMT_MSK                                  (((1U<<GLB_REG_GPIO_6_SMT_LEN)-1)<<GLB_REG_GPIO_6_SMT_POS)
#define GLB_REG_GPIO_6_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_6_SMT_LEN)-1)<<GLB_REG_GPIO_6_SMT_POS))
#define GLB_REG_GPIO_6_DRV                                      GLB_REG_GPIO_6_DRV
#define GLB_REG_GPIO_6_DRV_POS                                  (2U)
#define GLB_REG_GPIO_6_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_6_DRV_MSK                                  (((1U<<GLB_REG_GPIO_6_DRV_LEN)-1)<<GLB_REG_GPIO_6_DRV_POS)
#define GLB_REG_GPIO_6_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_6_DRV_LEN)-1)<<GLB_REG_GPIO_6_DRV_POS))
#define GLB_REG_GPIO_6_PU                                       GLB_REG_GPIO_6_PU
#define GLB_REG_GPIO_6_PU_POS                                   (4U)
#define GLB_REG_GPIO_6_PU_LEN                                   (1U)
#define GLB_REG_GPIO_6_PU_MSK                                   (((1U<<GLB_REG_GPIO_6_PU_LEN)-1)<<GLB_REG_GPIO_6_PU_POS)
#define GLB_REG_GPIO_6_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_6_PU_LEN)-1)<<GLB_REG_GPIO_6_PU_POS))
#define GLB_REG_GPIO_6_PD                                       GLB_REG_GPIO_6_PD
#define GLB_REG_GPIO_6_PD_POS                                   (5U)
#define GLB_REG_GPIO_6_PD_LEN                                   (1U)
#define GLB_REG_GPIO_6_PD_MSK                                   (((1U<<GLB_REG_GPIO_6_PD_LEN)-1)<<GLB_REG_GPIO_6_PD_POS)
#define GLB_REG_GPIO_6_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_6_PD_LEN)-1)<<GLB_REG_GPIO_6_PD_POS))
#define GLB_REG_GPIO_6_FUNC_SEL                                 GLB_REG_GPIO_6_FUNC_SEL
#define GLB_REG_GPIO_6_FUNC_SEL_POS                             (8U)
#define GLB_REG_GPIO_6_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_6_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_6_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_6_FUNC_SEL_POS)
#define GLB_REG_GPIO_6_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_6_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_6_FUNC_SEL_POS))
#define GLB_REG_GPIO_7_IE                                       GLB_REG_GPIO_7_IE
#define GLB_REG_GPIO_7_IE_POS                                   (16U)
#define GLB_REG_GPIO_7_IE_LEN                                   (1U)
#define GLB_REG_GPIO_7_IE_MSK                                   (((1U<<GLB_REG_GPIO_7_IE_LEN)-1)<<GLB_REG_GPIO_7_IE_POS)
#define GLB_REG_GPIO_7_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_7_IE_LEN)-1)<<GLB_REG_GPIO_7_IE_POS))
#define GLB_REG_GPIO_7_SMT                                      GLB_REG_GPIO_7_SMT
#define GLB_REG_GPIO_7_SMT_POS                                  (17U)
#define GLB_REG_GPIO_7_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_7_SMT_MSK                                  (((1U<<GLB_REG_GPIO_7_SMT_LEN)-1)<<GLB_REG_GPIO_7_SMT_POS)
#define GLB_REG_GPIO_7_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_7_SMT_LEN)-1)<<GLB_REG_GPIO_7_SMT_POS))
#define GLB_REG_GPIO_7_DRV                                      GLB_REG_GPIO_7_DRV
#define GLB_REG_GPIO_7_DRV_POS                                  (18U)
#define GLB_REG_GPIO_7_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_7_DRV_MSK                                  (((1U<<GLB_REG_GPIO_7_DRV_LEN)-1)<<GLB_REG_GPIO_7_DRV_POS)
#define GLB_REG_GPIO_7_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_7_DRV_LEN)-1)<<GLB_REG_GPIO_7_DRV_POS))
#define GLB_REG_GPIO_7_PU                                       GLB_REG_GPIO_7_PU
#define GLB_REG_GPIO_7_PU_POS                                   (20U)
#define GLB_REG_GPIO_7_PU_LEN                                   (1U)
#define GLB_REG_GPIO_7_PU_MSK                                   (((1U<<GLB_REG_GPIO_7_PU_LEN)-1)<<GLB_REG_GPIO_7_PU_POS)
#define GLB_REG_GPIO_7_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_7_PU_LEN)-1)<<GLB_REG_GPIO_7_PU_POS))
#define GLB_REG_GPIO_7_PD                                       GLB_REG_GPIO_7_PD
#define GLB_REG_GPIO_7_PD_POS                                   (21U)
#define GLB_REG_GPIO_7_PD_LEN                                   (1U)
#define GLB_REG_GPIO_7_PD_MSK                                   (((1U<<GLB_REG_GPIO_7_PD_LEN)-1)<<GLB_REG_GPIO_7_PD_POS)
#define GLB_REG_GPIO_7_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_7_PD_LEN)-1)<<GLB_REG_GPIO_7_PD_POS))
#define GLB_REG_GPIO_7_FUNC_SEL                                 GLB_REG_GPIO_7_FUNC_SEL
#define GLB_REG_GPIO_7_FUNC_SEL_POS                             (24U)
#define GLB_REG_GPIO_7_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_7_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_7_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_7_FUNC_SEL_POS)
#define GLB_REG_GPIO_7_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_7_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_7_FUNC_SEL_POS))

/* 0x110 : GPIO_CFGCTL4 */
#define GLB_GPIO_CFGCTL4_OFFSET                                 (0x110)
#define GLB_REG_GPIO_8_IE                                       GLB_REG_GPIO_8_IE
#define GLB_REG_GPIO_8_IE_POS                                   (0U)
#define GLB_REG_GPIO_8_IE_LEN                                   (1U)
#define GLB_REG_GPIO_8_IE_MSK                                   (((1U<<GLB_REG_GPIO_8_IE_LEN)-1)<<GLB_REG_GPIO_8_IE_POS)
#define GLB_REG_GPIO_8_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_8_IE_LEN)-1)<<GLB_REG_GPIO_8_IE_POS))
#define GLB_REG_GPIO_8_SMT                                      GLB_REG_GPIO_8_SMT
#define GLB_REG_GPIO_8_SMT_POS                                  (1U)
#define GLB_REG_GPIO_8_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_8_SMT_MSK                                  (((1U<<GLB_REG_GPIO_8_SMT_LEN)-1)<<GLB_REG_GPIO_8_SMT_POS)
#define GLB_REG_GPIO_8_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_8_SMT_LEN)-1)<<GLB_REG_GPIO_8_SMT_POS))
#define GLB_REG_GPIO_8_DRV                                      GLB_REG_GPIO_8_DRV
#define GLB_REG_GPIO_8_DRV_POS                                  (2U)
#define GLB_REG_GPIO_8_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_8_DRV_MSK                                  (((1U<<GLB_REG_GPIO_8_DRV_LEN)-1)<<GLB_REG_GPIO_8_DRV_POS)
#define GLB_REG_GPIO_8_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_8_DRV_LEN)-1)<<GLB_REG_GPIO_8_DRV_POS))
#define GLB_REG_GPIO_8_PU                                       GLB_REG_GPIO_8_PU
#define GLB_REG_GPIO_8_PU_POS                                   (4U)
#define GLB_REG_GPIO_8_PU_LEN                                   (1U)
#define GLB_REG_GPIO_8_PU_MSK                                   (((1U<<GLB_REG_GPIO_8_PU_LEN)-1)<<GLB_REG_GPIO_8_PU_POS)
#define GLB_REG_GPIO_8_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_8_PU_LEN)-1)<<GLB_REG_GPIO_8_PU_POS))
#define GLB_REG_GPIO_8_PD                                       GLB_REG_GPIO_8_PD
#define GLB_REG_GPIO_8_PD_POS                                   (5U)
#define GLB_REG_GPIO_8_PD_LEN                                   (1U)
#define GLB_REG_GPIO_8_PD_MSK                                   (((1U<<GLB_REG_GPIO_8_PD_LEN)-1)<<GLB_REG_GPIO_8_PD_POS)
#define GLB_REG_GPIO_8_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_8_PD_LEN)-1)<<GLB_REG_GPIO_8_PD_POS))
#define GLB_REG_GPIO_8_FUNC_SEL                                 GLB_REG_GPIO_8_FUNC_SEL
#define GLB_REG_GPIO_8_FUNC_SEL_POS                             (8U)
#define GLB_REG_GPIO_8_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_8_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_8_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_8_FUNC_SEL_POS)
#define GLB_REG_GPIO_8_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_8_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_8_FUNC_SEL_POS))
#define GLB_REG_GPIO_9_IE                                       GLB_REG_GPIO_9_IE
#define GLB_REG_GPIO_9_IE_POS                                   (16U)
#define GLB_REG_GPIO_9_IE_LEN                                   (1U)
#define GLB_REG_GPIO_9_IE_MSK                                   (((1U<<GLB_REG_GPIO_9_IE_LEN)-1)<<GLB_REG_GPIO_9_IE_POS)
#define GLB_REG_GPIO_9_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_9_IE_LEN)-1)<<GLB_REG_GPIO_9_IE_POS))
#define GLB_REG_GPIO_9_SMT                                      GLB_REG_GPIO_9_SMT
#define GLB_REG_GPIO_9_SMT_POS                                  (17U)
#define GLB_REG_GPIO_9_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_9_SMT_MSK                                  (((1U<<GLB_REG_GPIO_9_SMT_LEN)-1)<<GLB_REG_GPIO_9_SMT_POS)
#define GLB_REG_GPIO_9_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_9_SMT_LEN)-1)<<GLB_REG_GPIO_9_SMT_POS))
#define GLB_REG_GPIO_9_DRV                                      GLB_REG_GPIO_9_DRV
#define GLB_REG_GPIO_9_DRV_POS                                  (18U)
#define GLB_REG_GPIO_9_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_9_DRV_MSK                                  (((1U<<GLB_REG_GPIO_9_DRV_LEN)-1)<<GLB_REG_GPIO_9_DRV_POS)
#define GLB_REG_GPIO_9_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_9_DRV_LEN)-1)<<GLB_REG_GPIO_9_DRV_POS))
#define GLB_REG_GPIO_9_PU                                       GLB_REG_GPIO_9_PU
#define GLB_REG_GPIO_9_PU_POS                                   (20U)
#define GLB_REG_GPIO_9_PU_LEN                                   (1U)
#define GLB_REG_GPIO_9_PU_MSK                                   (((1U<<GLB_REG_GPIO_9_PU_LEN)-1)<<GLB_REG_GPIO_9_PU_POS)
#define GLB_REG_GPIO_9_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_9_PU_LEN)-1)<<GLB_REG_GPIO_9_PU_POS))
#define GLB_REG_GPIO_9_PD                                       GLB_REG_GPIO_9_PD
#define GLB_REG_GPIO_9_PD_POS                                   (21U)
#define GLB_REG_GPIO_9_PD_LEN                                   (1U)
#define GLB_REG_GPIO_9_PD_MSK                                   (((1U<<GLB_REG_GPIO_9_PD_LEN)-1)<<GLB_REG_GPIO_9_PD_POS)
#define GLB_REG_GPIO_9_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_9_PD_LEN)-1)<<GLB_REG_GPIO_9_PD_POS))
#define GLB_REG_GPIO_9_FUNC_SEL                                 GLB_REG_GPIO_9_FUNC_SEL
#define GLB_REG_GPIO_9_FUNC_SEL_POS                             (24U)
#define GLB_REG_GPIO_9_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_9_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_9_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_9_FUNC_SEL_POS)
#define GLB_REG_GPIO_9_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_9_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_9_FUNC_SEL_POS))

/* 0x114 : GPIO_CFGCTL5 */
#define GLB_GPIO_CFGCTL5_OFFSET                                 (0x114)
#define GLB_REG_GPIO_10_IE                                      GLB_REG_GPIO_10_IE
#define GLB_REG_GPIO_10_IE_POS                                  (0U)
#define GLB_REG_GPIO_10_IE_LEN                                  (1U)
#define GLB_REG_GPIO_10_IE_MSK                                  (((1U<<GLB_REG_GPIO_10_IE_LEN)-1)<<GLB_REG_GPIO_10_IE_POS)
#define GLB_REG_GPIO_10_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_10_IE_LEN)-1)<<GLB_REG_GPIO_10_IE_POS))
#define GLB_REG_GPIO_10_SMT                                     GLB_REG_GPIO_10_SMT
#define GLB_REG_GPIO_10_SMT_POS                                 (1U)
#define GLB_REG_GPIO_10_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_10_SMT_MSK                                 (((1U<<GLB_REG_GPIO_10_SMT_LEN)-1)<<GLB_REG_GPIO_10_SMT_POS)
#define GLB_REG_GPIO_10_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_10_SMT_LEN)-1)<<GLB_REG_GPIO_10_SMT_POS))
#define GLB_REG_GPIO_10_DRV                                     GLB_REG_GPIO_10_DRV
#define GLB_REG_GPIO_10_DRV_POS                                 (2U)
#define GLB_REG_GPIO_10_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_10_DRV_MSK                                 (((1U<<GLB_REG_GPIO_10_DRV_LEN)-1)<<GLB_REG_GPIO_10_DRV_POS)
#define GLB_REG_GPIO_10_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_10_DRV_LEN)-1)<<GLB_REG_GPIO_10_DRV_POS))
#define GLB_REG_GPIO_10_PU                                      GLB_REG_GPIO_10_PU
#define GLB_REG_GPIO_10_PU_POS                                  (4U)
#define GLB_REG_GPIO_10_PU_LEN                                  (1U)
#define GLB_REG_GPIO_10_PU_MSK                                  (((1U<<GLB_REG_GPIO_10_PU_LEN)-1)<<GLB_REG_GPIO_10_PU_POS)
#define GLB_REG_GPIO_10_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_10_PU_LEN)-1)<<GLB_REG_GPIO_10_PU_POS))
#define GLB_REG_GPIO_10_PD                                      GLB_REG_GPIO_10_PD
#define GLB_REG_GPIO_10_PD_POS                                  (5U)
#define GLB_REG_GPIO_10_PD_LEN                                  (1U)
#define GLB_REG_GPIO_10_PD_MSK                                  (((1U<<GLB_REG_GPIO_10_PD_LEN)-1)<<GLB_REG_GPIO_10_PD_POS)
#define GLB_REG_GPIO_10_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_10_PD_LEN)-1)<<GLB_REG_GPIO_10_PD_POS))
#define GLB_REG_GPIO_10_FUNC_SEL                                GLB_REG_GPIO_10_FUNC_SEL
#define GLB_REG_GPIO_10_FUNC_SEL_POS                            (8U)
#define GLB_REG_GPIO_10_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_10_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_10_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_10_FUNC_SEL_POS)
#define GLB_REG_GPIO_10_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_10_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_10_FUNC_SEL_POS))
#define GLB_REG_GPIO_11_IE                                      GLB_REG_GPIO_11_IE
#define GLB_REG_GPIO_11_IE_POS                                  (16U)
#define GLB_REG_GPIO_11_IE_LEN                                  (1U)
#define GLB_REG_GPIO_11_IE_MSK                                  (((1U<<GLB_REG_GPIO_11_IE_LEN)-1)<<GLB_REG_GPIO_11_IE_POS)
#define GLB_REG_GPIO_11_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_11_IE_LEN)-1)<<GLB_REG_GPIO_11_IE_POS))
#define GLB_REG_GPIO_11_SMT                                     GLB_REG_GPIO_11_SMT
#define GLB_REG_GPIO_11_SMT_POS                                 (17U)
#define GLB_REG_GPIO_11_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_11_SMT_MSK                                 (((1U<<GLB_REG_GPIO_11_SMT_LEN)-1)<<GLB_REG_GPIO_11_SMT_POS)
#define GLB_REG_GPIO_11_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_11_SMT_LEN)-1)<<GLB_REG_GPIO_11_SMT_POS))
#define GLB_REG_GPIO_11_DRV                                     GLB_REG_GPIO_11_DRV
#define GLB_REG_GPIO_11_DRV_POS                                 (18U)
#define GLB_REG_GPIO_11_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_11_DRV_MSK                                 (((1U<<GLB_REG_GPIO_11_DRV_LEN)-1)<<GLB_REG_GPIO_11_DRV_POS)
#define GLB_REG_GPIO_11_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_11_DRV_LEN)-1)<<GLB_REG_GPIO_11_DRV_POS))
#define GLB_REG_GPIO_11_PU                                      GLB_REG_GPIO_11_PU
#define GLB_REG_GPIO_11_PU_POS                                  (20U)
#define GLB_REG_GPIO_11_PU_LEN                                  (1U)
#define GLB_REG_GPIO_11_PU_MSK                                  (((1U<<GLB_REG_GPIO_11_PU_LEN)-1)<<GLB_REG_GPIO_11_PU_POS)
#define GLB_REG_GPIO_11_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_11_PU_LEN)-1)<<GLB_REG_GPIO_11_PU_POS))
#define GLB_REG_GPIO_11_PD                                      GLB_REG_GPIO_11_PD
#define GLB_REG_GPIO_11_PD_POS                                  (21U)
#define GLB_REG_GPIO_11_PD_LEN                                  (1U)
#define GLB_REG_GPIO_11_PD_MSK                                  (((1U<<GLB_REG_GPIO_11_PD_LEN)-1)<<GLB_REG_GPIO_11_PD_POS)
#define GLB_REG_GPIO_11_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_11_PD_LEN)-1)<<GLB_REG_GPIO_11_PD_POS))
#define GLB_REG_GPIO_11_FUNC_SEL                                GLB_REG_GPIO_11_FUNC_SEL
#define GLB_REG_GPIO_11_FUNC_SEL_POS                            (24U)
#define GLB_REG_GPIO_11_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_11_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_11_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_11_FUNC_SEL_POS)
#define GLB_REG_GPIO_11_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_11_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_11_FUNC_SEL_POS))

/* 0x118 : GPIO_CFGCTL6 */
#define GLB_GPIO_CFGCTL6_OFFSET                                 (0x118)
#define GLB_REG_GPIO_12_IE                                      GLB_REG_GPIO_12_IE
#define GLB_REG_GPIO_12_IE_POS                                  (0U)
#define GLB_REG_GPIO_12_IE_LEN                                  (1U)
#define GLB_REG_GPIO_12_IE_MSK                                  (((1U<<GLB_REG_GPIO_12_IE_LEN)-1)<<GLB_REG_GPIO_12_IE_POS)
#define GLB_REG_GPIO_12_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_12_IE_LEN)-1)<<GLB_REG_GPIO_12_IE_POS))
#define GLB_REG_GPIO_12_SMT                                     GLB_REG_GPIO_12_SMT
#define GLB_REG_GPIO_12_SMT_POS                                 (1U)
#define GLB_REG_GPIO_12_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_12_SMT_MSK                                 (((1U<<GLB_REG_GPIO_12_SMT_LEN)-1)<<GLB_REG_GPIO_12_SMT_POS)
#define GLB_REG_GPIO_12_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_12_SMT_LEN)-1)<<GLB_REG_GPIO_12_SMT_POS))
#define GLB_REG_GPIO_12_DRV                                     GLB_REG_GPIO_12_DRV
#define GLB_REG_GPIO_12_DRV_POS                                 (2U)
#define GLB_REG_GPIO_12_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_12_DRV_MSK                                 (((1U<<GLB_REG_GPIO_12_DRV_LEN)-1)<<GLB_REG_GPIO_12_DRV_POS)
#define GLB_REG_GPIO_12_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_12_DRV_LEN)-1)<<GLB_REG_GPIO_12_DRV_POS))
#define GLB_REG_GPIO_12_PU                                      GLB_REG_GPIO_12_PU
#define GLB_REG_GPIO_12_PU_POS                                  (4U)
#define GLB_REG_GPIO_12_PU_LEN                                  (1U)
#define GLB_REG_GPIO_12_PU_MSK                                  (((1U<<GLB_REG_GPIO_12_PU_LEN)-1)<<GLB_REG_GPIO_12_PU_POS)
#define GLB_REG_GPIO_12_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_12_PU_LEN)-1)<<GLB_REG_GPIO_12_PU_POS))
#define GLB_REG_GPIO_12_PD                                      GLB_REG_GPIO_12_PD
#define GLB_REG_GPIO_12_PD_POS                                  (5U)
#define GLB_REG_GPIO_12_PD_LEN                                  (1U)
#define GLB_REG_GPIO_12_PD_MSK                                  (((1U<<GLB_REG_GPIO_12_PD_LEN)-1)<<GLB_REG_GPIO_12_PD_POS)
#define GLB_REG_GPIO_12_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_12_PD_LEN)-1)<<GLB_REG_GPIO_12_PD_POS))
#define GLB_REG_GPIO_12_FUNC_SEL                                GLB_REG_GPIO_12_FUNC_SEL
#define GLB_REG_GPIO_12_FUNC_SEL_POS                            (8U)
#define GLB_REG_GPIO_12_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_12_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_12_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_12_FUNC_SEL_POS)
#define GLB_REG_GPIO_12_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_12_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_12_FUNC_SEL_POS))
#define GLB_REG_GPIO_13_IE                                      GLB_REG_GPIO_13_IE
#define GLB_REG_GPIO_13_IE_POS                                  (16U)
#define GLB_REG_GPIO_13_IE_LEN                                  (1U)
#define GLB_REG_GPIO_13_IE_MSK                                  (((1U<<GLB_REG_GPIO_13_IE_LEN)-1)<<GLB_REG_GPIO_13_IE_POS)
#define GLB_REG_GPIO_13_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_13_IE_LEN)-1)<<GLB_REG_GPIO_13_IE_POS))
#define GLB_REG_GPIO_13_SMT                                     GLB_REG_GPIO_13_SMT
#define GLB_REG_GPIO_13_SMT_POS                                 (17U)
#define GLB_REG_GPIO_13_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_13_SMT_MSK                                 (((1U<<GLB_REG_GPIO_13_SMT_LEN)-1)<<GLB_REG_GPIO_13_SMT_POS)
#define GLB_REG_GPIO_13_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_13_SMT_LEN)-1)<<GLB_REG_GPIO_13_SMT_POS))
#define GLB_REG_GPIO_13_DRV                                     GLB_REG_GPIO_13_DRV
#define GLB_REG_GPIO_13_DRV_POS                                 (18U)
#define GLB_REG_GPIO_13_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_13_DRV_MSK                                 (((1U<<GLB_REG_GPIO_13_DRV_LEN)-1)<<GLB_REG_GPIO_13_DRV_POS)
#define GLB_REG_GPIO_13_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_13_DRV_LEN)-1)<<GLB_REG_GPIO_13_DRV_POS))
#define GLB_REG_GPIO_13_PU                                      GLB_REG_GPIO_13_PU
#define GLB_REG_GPIO_13_PU_POS                                  (20U)
#define GLB_REG_GPIO_13_PU_LEN                                  (1U)
#define GLB_REG_GPIO_13_PU_MSK                                  (((1U<<GLB_REG_GPIO_13_PU_LEN)-1)<<GLB_REG_GPIO_13_PU_POS)
#define GLB_REG_GPIO_13_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_13_PU_LEN)-1)<<GLB_REG_GPIO_13_PU_POS))
#define GLB_REG_GPIO_13_PD                                      GLB_REG_GPIO_13_PD
#define GLB_REG_GPIO_13_PD_POS                                  (21U)
#define GLB_REG_GPIO_13_PD_LEN                                  (1U)
#define GLB_REG_GPIO_13_PD_MSK                                  (((1U<<GLB_REG_GPIO_13_PD_LEN)-1)<<GLB_REG_GPIO_13_PD_POS)
#define GLB_REG_GPIO_13_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_13_PD_LEN)-1)<<GLB_REG_GPIO_13_PD_POS))
#define GLB_REG_GPIO_13_FUNC_SEL                                GLB_REG_GPIO_13_FUNC_SEL
#define GLB_REG_GPIO_13_FUNC_SEL_POS                            (24U)
#define GLB_REG_GPIO_13_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_13_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_13_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_13_FUNC_SEL_POS)
#define GLB_REG_GPIO_13_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_13_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_13_FUNC_SEL_POS))

/* 0x11C : GPIO_CFGCTL7 */
#define GLB_GPIO_CFGCTL7_OFFSET                                 (0x11C)
#define GLB_REG_GPIO_14_IE                                      GLB_REG_GPIO_14_IE
#define GLB_REG_GPIO_14_IE_POS                                  (0U)
#define GLB_REG_GPIO_14_IE_LEN                                  (1U)
#define GLB_REG_GPIO_14_IE_MSK                                  (((1U<<GLB_REG_GPIO_14_IE_LEN)-1)<<GLB_REG_GPIO_14_IE_POS)
#define GLB_REG_GPIO_14_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_14_IE_LEN)-1)<<GLB_REG_GPIO_14_IE_POS))
#define GLB_REG_GPIO_14_SMT                                     GLB_REG_GPIO_14_SMT
#define GLB_REG_GPIO_14_SMT_POS                                 (1U)
#define GLB_REG_GPIO_14_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_14_SMT_MSK                                 (((1U<<GLB_REG_GPIO_14_SMT_LEN)-1)<<GLB_REG_GPIO_14_SMT_POS)
#define GLB_REG_GPIO_14_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_14_SMT_LEN)-1)<<GLB_REG_GPIO_14_SMT_POS))
#define GLB_REG_GPIO_14_DRV                                     GLB_REG_GPIO_14_DRV
#define GLB_REG_GPIO_14_DRV_POS                                 (2U)
#define GLB_REG_GPIO_14_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_14_DRV_MSK                                 (((1U<<GLB_REG_GPIO_14_DRV_LEN)-1)<<GLB_REG_GPIO_14_DRV_POS)
#define GLB_REG_GPIO_14_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_14_DRV_LEN)-1)<<GLB_REG_GPIO_14_DRV_POS))
#define GLB_REG_GPIO_14_PU                                      GLB_REG_GPIO_14_PU
#define GLB_REG_GPIO_14_PU_POS                                  (4U)
#define GLB_REG_GPIO_14_PU_LEN                                  (1U)
#define GLB_REG_GPIO_14_PU_MSK                                  (((1U<<GLB_REG_GPIO_14_PU_LEN)-1)<<GLB_REG_GPIO_14_PU_POS)
#define GLB_REG_GPIO_14_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_14_PU_LEN)-1)<<GLB_REG_GPIO_14_PU_POS))
#define GLB_REG_GPIO_14_PD                                      GLB_REG_GPIO_14_PD
#define GLB_REG_GPIO_14_PD_POS                                  (5U)
#define GLB_REG_GPIO_14_PD_LEN                                  (1U)
#define GLB_REG_GPIO_14_PD_MSK                                  (((1U<<GLB_REG_GPIO_14_PD_LEN)-1)<<GLB_REG_GPIO_14_PD_POS)
#define GLB_REG_GPIO_14_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_14_PD_LEN)-1)<<GLB_REG_GPIO_14_PD_POS))
#define GLB_REG_GPIO_14_FUNC_SEL                                GLB_REG_GPIO_14_FUNC_SEL
#define GLB_REG_GPIO_14_FUNC_SEL_POS                            (8U)
#define GLB_REG_GPIO_14_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_14_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_14_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_14_FUNC_SEL_POS)
#define GLB_REG_GPIO_14_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_14_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_14_FUNC_SEL_POS))
#define GLB_REG_GPIO_15_IE                                      GLB_REG_GPIO_15_IE
#define GLB_REG_GPIO_15_IE_POS                                  (16U)
#define GLB_REG_GPIO_15_IE_LEN                                  (1U)
#define GLB_REG_GPIO_15_IE_MSK                                  (((1U<<GLB_REG_GPIO_15_IE_LEN)-1)<<GLB_REG_GPIO_15_IE_POS)
#define GLB_REG_GPIO_15_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_15_IE_LEN)-1)<<GLB_REG_GPIO_15_IE_POS))
#define GLB_REG_GPIO_15_SMT                                     GLB_REG_GPIO_15_SMT
#define GLB_REG_GPIO_15_SMT_POS                                 (17U)
#define GLB_REG_GPIO_15_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_15_SMT_MSK                                 (((1U<<GLB_REG_GPIO_15_SMT_LEN)-1)<<GLB_REG_GPIO_15_SMT_POS)
#define GLB_REG_GPIO_15_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_15_SMT_LEN)-1)<<GLB_REG_GPIO_15_SMT_POS))
#define GLB_REG_GPIO_15_DRV                                     GLB_REG_GPIO_15_DRV
#define GLB_REG_GPIO_15_DRV_POS                                 (18U)
#define GLB_REG_GPIO_15_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_15_DRV_MSK                                 (((1U<<GLB_REG_GPIO_15_DRV_LEN)-1)<<GLB_REG_GPIO_15_DRV_POS)
#define GLB_REG_GPIO_15_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_15_DRV_LEN)-1)<<GLB_REG_GPIO_15_DRV_POS))
#define GLB_REG_GPIO_15_PU                                      GLB_REG_GPIO_15_PU
#define GLB_REG_GPIO_15_PU_POS                                  (20U)
#define GLB_REG_GPIO_15_PU_LEN                                  (1U)
#define GLB_REG_GPIO_15_PU_MSK                                  (((1U<<GLB_REG_GPIO_15_PU_LEN)-1)<<GLB_REG_GPIO_15_PU_POS)
#define GLB_REG_GPIO_15_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_15_PU_LEN)-1)<<GLB_REG_GPIO_15_PU_POS))
#define GLB_REG_GPIO_15_PD                                      GLB_REG_GPIO_15_PD
#define GLB_REG_GPIO_15_PD_POS                                  (21U)
#define GLB_REG_GPIO_15_PD_LEN                                  (1U)
#define GLB_REG_GPIO_15_PD_MSK                                  (((1U<<GLB_REG_GPIO_15_PD_LEN)-1)<<GLB_REG_GPIO_15_PD_POS)
#define GLB_REG_GPIO_15_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_15_PD_LEN)-1)<<GLB_REG_GPIO_15_PD_POS))
#define GLB_REG_GPIO_15_FUNC_SEL                                GLB_REG_GPIO_15_FUNC_SEL
#define GLB_REG_GPIO_15_FUNC_SEL_POS                            (24U)
#define GLB_REG_GPIO_15_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_15_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_15_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_15_FUNC_SEL_POS)
#define GLB_REG_GPIO_15_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_15_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_15_FUNC_SEL_POS))

/* 0x120 : GPIO_CFGCTL8 */
#define GLB_GPIO_CFGCTL8_OFFSET                                 (0x120)
#define GLB_REG_GPIO_16_IE                                      GLB_REG_GPIO_16_IE
#define GLB_REG_GPIO_16_IE_POS                                  (0U)
#define GLB_REG_GPIO_16_IE_LEN                                  (1U)
#define GLB_REG_GPIO_16_IE_MSK                                  (((1U<<GLB_REG_GPIO_16_IE_LEN)-1)<<GLB_REG_GPIO_16_IE_POS)
#define GLB_REG_GPIO_16_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_16_IE_LEN)-1)<<GLB_REG_GPIO_16_IE_POS))
#define GLB_REG_GPIO_16_SMT                                     GLB_REG_GPIO_16_SMT
#define GLB_REG_GPIO_16_SMT_POS                                 (1U)
#define GLB_REG_GPIO_16_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_16_SMT_MSK                                 (((1U<<GLB_REG_GPIO_16_SMT_LEN)-1)<<GLB_REG_GPIO_16_SMT_POS)
#define GLB_REG_GPIO_16_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_16_SMT_LEN)-1)<<GLB_REG_GPIO_16_SMT_POS))
#define GLB_REG_GPIO_16_DRV                                     GLB_REG_GPIO_16_DRV
#define GLB_REG_GPIO_16_DRV_POS                                 (2U)
#define GLB_REG_GPIO_16_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_16_DRV_MSK                                 (((1U<<GLB_REG_GPIO_16_DRV_LEN)-1)<<GLB_REG_GPIO_16_DRV_POS)
#define GLB_REG_GPIO_16_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_16_DRV_LEN)-1)<<GLB_REG_GPIO_16_DRV_POS))
#define GLB_REG_GPIO_16_PU                                      GLB_REG_GPIO_16_PU
#define GLB_REG_GPIO_16_PU_POS                                  (4U)
#define GLB_REG_GPIO_16_PU_LEN                                  (1U)
#define GLB_REG_GPIO_16_PU_MSK                                  (((1U<<GLB_REG_GPIO_16_PU_LEN)-1)<<GLB_REG_GPIO_16_PU_POS)
#define GLB_REG_GPIO_16_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_16_PU_LEN)-1)<<GLB_REG_GPIO_16_PU_POS))
#define GLB_REG_GPIO_16_PD                                      GLB_REG_GPIO_16_PD
#define GLB_REG_GPIO_16_PD_POS                                  (5U)
#define GLB_REG_GPIO_16_PD_LEN                                  (1U)
#define GLB_REG_GPIO_16_PD_MSK                                  (((1U<<GLB_REG_GPIO_16_PD_LEN)-1)<<GLB_REG_GPIO_16_PD_POS)
#define GLB_REG_GPIO_16_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_16_PD_LEN)-1)<<GLB_REG_GPIO_16_PD_POS))
#define GLB_REG_GPIO_16_FUNC_SEL                                GLB_REG_GPIO_16_FUNC_SEL
#define GLB_REG_GPIO_16_FUNC_SEL_POS                            (8U)
#define GLB_REG_GPIO_16_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_16_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_16_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_16_FUNC_SEL_POS)
#define GLB_REG_GPIO_16_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_16_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_16_FUNC_SEL_POS))
#define GLB_REG_GPIO_17_IE                                      GLB_REG_GPIO_17_IE
#define GLB_REG_GPIO_17_IE_POS                                  (16U)
#define GLB_REG_GPIO_17_IE_LEN                                  (1U)
#define GLB_REG_GPIO_17_IE_MSK                                  (((1U<<GLB_REG_GPIO_17_IE_LEN)-1)<<GLB_REG_GPIO_17_IE_POS)
#define GLB_REG_GPIO_17_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_17_IE_LEN)-1)<<GLB_REG_GPIO_17_IE_POS))
#define GLB_REG_GPIO_17_SMT                                     GLB_REG_GPIO_17_SMT
#define GLB_REG_GPIO_17_SMT_POS                                 (17U)
#define GLB_REG_GPIO_17_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_17_SMT_MSK                                 (((1U<<GLB_REG_GPIO_17_SMT_LEN)-1)<<GLB_REG_GPIO_17_SMT_POS)
#define GLB_REG_GPIO_17_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_17_SMT_LEN)-1)<<GLB_REG_GPIO_17_SMT_POS))
#define GLB_REG_GPIO_17_DRV                                     GLB_REG_GPIO_17_DRV
#define GLB_REG_GPIO_17_DRV_POS                                 (18U)
#define GLB_REG_GPIO_17_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_17_DRV_MSK                                 (((1U<<GLB_REG_GPIO_17_DRV_LEN)-1)<<GLB_REG_GPIO_17_DRV_POS)
#define GLB_REG_GPIO_17_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_17_DRV_LEN)-1)<<GLB_REG_GPIO_17_DRV_POS))
#define GLB_REG_GPIO_17_PU                                      GLB_REG_GPIO_17_PU
#define GLB_REG_GPIO_17_PU_POS                                  (20U)
#define GLB_REG_GPIO_17_PU_LEN                                  (1U)
#define GLB_REG_GPIO_17_PU_MSK                                  (((1U<<GLB_REG_GPIO_17_PU_LEN)-1)<<GLB_REG_GPIO_17_PU_POS)
#define GLB_REG_GPIO_17_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_17_PU_LEN)-1)<<GLB_REG_GPIO_17_PU_POS))
#define GLB_REG_GPIO_17_PD                                      GLB_REG_GPIO_17_PD
#define GLB_REG_GPIO_17_PD_POS                                  (21U)
#define GLB_REG_GPIO_17_PD_LEN                                  (1U)
#define GLB_REG_GPIO_17_PD_MSK                                  (((1U<<GLB_REG_GPIO_17_PD_LEN)-1)<<GLB_REG_GPIO_17_PD_POS)
#define GLB_REG_GPIO_17_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_17_PD_LEN)-1)<<GLB_REG_GPIO_17_PD_POS))
#define GLB_REG_GPIO_17_FUNC_SEL                                GLB_REG_GPIO_17_FUNC_SEL
#define GLB_REG_GPIO_17_FUNC_SEL_POS                            (24U)
#define GLB_REG_GPIO_17_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_17_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_17_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_17_FUNC_SEL_POS)
#define GLB_REG_GPIO_17_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_17_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_17_FUNC_SEL_POS))

/* 0x124 : GPIO_CFGCTL9 */
#define GLB_GPIO_CFGCTL9_OFFSET                                 (0x124)
#define GLB_REG_GPIO_18_IE                                      GLB_REG_GPIO_18_IE
#define GLB_REG_GPIO_18_IE_POS                                  (0U)
#define GLB_REG_GPIO_18_IE_LEN                                  (1U)
#define GLB_REG_GPIO_18_IE_MSK                                  (((1U<<GLB_REG_GPIO_18_IE_LEN)-1)<<GLB_REG_GPIO_18_IE_POS)
#define GLB_REG_GPIO_18_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_18_IE_LEN)-1)<<GLB_REG_GPIO_18_IE_POS))
#define GLB_REG_GPIO_18_SMT                                     GLB_REG_GPIO_18_SMT
#define GLB_REG_GPIO_18_SMT_POS                                 (1U)
#define GLB_REG_GPIO_18_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_18_SMT_MSK                                 (((1U<<GLB_REG_GPIO_18_SMT_LEN)-1)<<GLB_REG_GPIO_18_SMT_POS)
#define GLB_REG_GPIO_18_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_18_SMT_LEN)-1)<<GLB_REG_GPIO_18_SMT_POS))
#define GLB_REG_GPIO_18_DRV                                     GLB_REG_GPIO_18_DRV
#define GLB_REG_GPIO_18_DRV_POS                                 (2U)
#define GLB_REG_GPIO_18_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_18_DRV_MSK                                 (((1U<<GLB_REG_GPIO_18_DRV_LEN)-1)<<GLB_REG_GPIO_18_DRV_POS)
#define GLB_REG_GPIO_18_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_18_DRV_LEN)-1)<<GLB_REG_GPIO_18_DRV_POS))
#define GLB_REG_GPIO_18_PU                                      GLB_REG_GPIO_18_PU
#define GLB_REG_GPIO_18_PU_POS                                  (4U)
#define GLB_REG_GPIO_18_PU_LEN                                  (1U)
#define GLB_REG_GPIO_18_PU_MSK                                  (((1U<<GLB_REG_GPIO_18_PU_LEN)-1)<<GLB_REG_GPIO_18_PU_POS)
#define GLB_REG_GPIO_18_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_18_PU_LEN)-1)<<GLB_REG_GPIO_18_PU_POS))
#define GLB_REG_GPIO_18_PD                                      GLB_REG_GPIO_18_PD
#define GLB_REG_GPIO_18_PD_POS                                  (5U)
#define GLB_REG_GPIO_18_PD_LEN                                  (1U)
#define GLB_REG_GPIO_18_PD_MSK                                  (((1U<<GLB_REG_GPIO_18_PD_LEN)-1)<<GLB_REG_GPIO_18_PD_POS)
#define GLB_REG_GPIO_18_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_18_PD_LEN)-1)<<GLB_REG_GPIO_18_PD_POS))
#define GLB_REG_GPIO_18_FUNC_SEL                                GLB_REG_GPIO_18_FUNC_SEL
#define GLB_REG_GPIO_18_FUNC_SEL_POS                            (8U)
#define GLB_REG_GPIO_18_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_18_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_18_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_18_FUNC_SEL_POS)
#define GLB_REG_GPIO_18_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_18_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_18_FUNC_SEL_POS))
#define GLB_REG_GPIO_19_IE                                      GLB_REG_GPIO_19_IE
#define GLB_REG_GPIO_19_IE_POS                                  (16U)
#define GLB_REG_GPIO_19_IE_LEN                                  (1U)
#define GLB_REG_GPIO_19_IE_MSK                                  (((1U<<GLB_REG_GPIO_19_IE_LEN)-1)<<GLB_REG_GPIO_19_IE_POS)
#define GLB_REG_GPIO_19_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_19_IE_LEN)-1)<<GLB_REG_GPIO_19_IE_POS))
#define GLB_REG_GPIO_19_SMT                                     GLB_REG_GPIO_19_SMT
#define GLB_REG_GPIO_19_SMT_POS                                 (17U)
#define GLB_REG_GPIO_19_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_19_SMT_MSK                                 (((1U<<GLB_REG_GPIO_19_SMT_LEN)-1)<<GLB_REG_GPIO_19_SMT_POS)
#define GLB_REG_GPIO_19_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_19_SMT_LEN)-1)<<GLB_REG_GPIO_19_SMT_POS))
#define GLB_REG_GPIO_19_DRV                                     GLB_REG_GPIO_19_DRV
#define GLB_REG_GPIO_19_DRV_POS                                 (18U)
#define GLB_REG_GPIO_19_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_19_DRV_MSK                                 (((1U<<GLB_REG_GPIO_19_DRV_LEN)-1)<<GLB_REG_GPIO_19_DRV_POS)
#define GLB_REG_GPIO_19_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_19_DRV_LEN)-1)<<GLB_REG_GPIO_19_DRV_POS))
#define GLB_REG_GPIO_19_PU                                      GLB_REG_GPIO_19_PU
#define GLB_REG_GPIO_19_PU_POS                                  (20U)
#define GLB_REG_GPIO_19_PU_LEN                                  (1U)
#define GLB_REG_GPIO_19_PU_MSK                                  (((1U<<GLB_REG_GPIO_19_PU_LEN)-1)<<GLB_REG_GPIO_19_PU_POS)
#define GLB_REG_GPIO_19_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_19_PU_LEN)-1)<<GLB_REG_GPIO_19_PU_POS))
#define GLB_REG_GPIO_19_PD                                      GLB_REG_GPIO_19_PD
#define GLB_REG_GPIO_19_PD_POS                                  (21U)
#define GLB_REG_GPIO_19_PD_LEN                                  (1U)
#define GLB_REG_GPIO_19_PD_MSK                                  (((1U<<GLB_REG_GPIO_19_PD_LEN)-1)<<GLB_REG_GPIO_19_PD_POS)
#define GLB_REG_GPIO_19_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_19_PD_LEN)-1)<<GLB_REG_GPIO_19_PD_POS))
#define GLB_REG_GPIO_19_FUNC_SEL                                GLB_REG_GPIO_19_FUNC_SEL
#define GLB_REG_GPIO_19_FUNC_SEL_POS                            (24U)
#define GLB_REG_GPIO_19_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_19_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_19_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_19_FUNC_SEL_POS)
#define GLB_REG_GPIO_19_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_19_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_19_FUNC_SEL_POS))

/* 0x128 : GPIO_CFGCTL10 */
#define GLB_GPIO_CFGCTL10_OFFSET                                (0x128)
#define GLB_REG_GPIO_20_IE                                      GLB_REG_GPIO_20_IE
#define GLB_REG_GPIO_20_IE_POS                                  (0U)
#define GLB_REG_GPIO_20_IE_LEN                                  (1U)
#define GLB_REG_GPIO_20_IE_MSK                                  (((1U<<GLB_REG_GPIO_20_IE_LEN)-1)<<GLB_REG_GPIO_20_IE_POS)
#define GLB_REG_GPIO_20_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_20_IE_LEN)-1)<<GLB_REG_GPIO_20_IE_POS))
#define GLB_REG_GPIO_20_SMT                                     GLB_REG_GPIO_20_SMT
#define GLB_REG_GPIO_20_SMT_POS                                 (1U)
#define GLB_REG_GPIO_20_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_20_SMT_MSK                                 (((1U<<GLB_REG_GPIO_20_SMT_LEN)-1)<<GLB_REG_GPIO_20_SMT_POS)
#define GLB_REG_GPIO_20_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_20_SMT_LEN)-1)<<GLB_REG_GPIO_20_SMT_POS))
#define GLB_REG_GPIO_20_DRV                                     GLB_REG_GPIO_20_DRV
#define GLB_REG_GPIO_20_DRV_POS                                 (2U)
#define GLB_REG_GPIO_20_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_20_DRV_MSK                                 (((1U<<GLB_REG_GPIO_20_DRV_LEN)-1)<<GLB_REG_GPIO_20_DRV_POS)
#define GLB_REG_GPIO_20_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_20_DRV_LEN)-1)<<GLB_REG_GPIO_20_DRV_POS))
#define GLB_REG_GPIO_20_PU                                      GLB_REG_GPIO_20_PU
#define GLB_REG_GPIO_20_PU_POS                                  (4U)
#define GLB_REG_GPIO_20_PU_LEN                                  (1U)
#define GLB_REG_GPIO_20_PU_MSK                                  (((1U<<GLB_REG_GPIO_20_PU_LEN)-1)<<GLB_REG_GPIO_20_PU_POS)
#define GLB_REG_GPIO_20_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_20_PU_LEN)-1)<<GLB_REG_GPIO_20_PU_POS))
#define GLB_REG_GPIO_20_PD                                      GLB_REG_GPIO_20_PD
#define GLB_REG_GPIO_20_PD_POS                                  (5U)
#define GLB_REG_GPIO_20_PD_LEN                                  (1U)
#define GLB_REG_GPIO_20_PD_MSK                                  (((1U<<GLB_REG_GPIO_20_PD_LEN)-1)<<GLB_REG_GPIO_20_PD_POS)
#define GLB_REG_GPIO_20_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_20_PD_LEN)-1)<<GLB_REG_GPIO_20_PD_POS))
#define GLB_REG_GPIO_20_FUNC_SEL                                GLB_REG_GPIO_20_FUNC_SEL
#define GLB_REG_GPIO_20_FUNC_SEL_POS                            (8U)
#define GLB_REG_GPIO_20_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_20_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_20_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_20_FUNC_SEL_POS)
#define GLB_REG_GPIO_20_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_20_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_20_FUNC_SEL_POS))
#define GLB_REG_GPIO_21_IE                                      GLB_REG_GPIO_21_IE
#define GLB_REG_GPIO_21_IE_POS                                  (16U)
#define GLB_REG_GPIO_21_IE_LEN                                  (1U)
#define GLB_REG_GPIO_21_IE_MSK                                  (((1U<<GLB_REG_GPIO_21_IE_LEN)-1)<<GLB_REG_GPIO_21_IE_POS)
#define GLB_REG_GPIO_21_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_21_IE_LEN)-1)<<GLB_REG_GPIO_21_IE_POS))
#define GLB_REG_GPIO_21_SMT                                     GLB_REG_GPIO_21_SMT
#define GLB_REG_GPIO_21_SMT_POS                                 (17U)
#define GLB_REG_GPIO_21_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_21_SMT_MSK                                 (((1U<<GLB_REG_GPIO_21_SMT_LEN)-1)<<GLB_REG_GPIO_21_SMT_POS)
#define GLB_REG_GPIO_21_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_21_SMT_LEN)-1)<<GLB_REG_GPIO_21_SMT_POS))
#define GLB_REG_GPIO_21_DRV                                     GLB_REG_GPIO_21_DRV
#define GLB_REG_GPIO_21_DRV_POS                                 (18U)
#define GLB_REG_GPIO_21_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_21_DRV_MSK                                 (((1U<<GLB_REG_GPIO_21_DRV_LEN)-1)<<GLB_REG_GPIO_21_DRV_POS)
#define GLB_REG_GPIO_21_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_21_DRV_LEN)-1)<<GLB_REG_GPIO_21_DRV_POS))
#define GLB_REG_GPIO_21_PU                                      GLB_REG_GPIO_21_PU
#define GLB_REG_GPIO_21_PU_POS                                  (20U)
#define GLB_REG_GPIO_21_PU_LEN                                  (1U)
#define GLB_REG_GPIO_21_PU_MSK                                  (((1U<<GLB_REG_GPIO_21_PU_LEN)-1)<<GLB_REG_GPIO_21_PU_POS)
#define GLB_REG_GPIO_21_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_21_PU_LEN)-1)<<GLB_REG_GPIO_21_PU_POS))
#define GLB_REG_GPIO_21_PD                                      GLB_REG_GPIO_21_PD
#define GLB_REG_GPIO_21_PD_POS                                  (21U)
#define GLB_REG_GPIO_21_PD_LEN                                  (1U)
#define GLB_REG_GPIO_21_PD_MSK                                  (((1U<<GLB_REG_GPIO_21_PD_LEN)-1)<<GLB_REG_GPIO_21_PD_POS)
#define GLB_REG_GPIO_21_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_21_PD_LEN)-1)<<GLB_REG_GPIO_21_PD_POS))
#define GLB_REG_GPIO_21_FUNC_SEL                                GLB_REG_GPIO_21_FUNC_SEL
#define GLB_REG_GPIO_21_FUNC_SEL_POS                            (24U)
#define GLB_REG_GPIO_21_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_21_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_21_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_21_FUNC_SEL_POS)
#define GLB_REG_GPIO_21_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_21_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_21_FUNC_SEL_POS))

/* 0x12C : GPIO_CFGCTL11 */
#define GLB_GPIO_CFGCTL11_OFFSET                                (0x12C)
#define GLB_REG_GPIO_22_IE                                      GLB_REG_GPIO_22_IE
#define GLB_REG_GPIO_22_IE_POS                                  (0U)
#define GLB_REG_GPIO_22_IE_LEN                                  (1U)
#define GLB_REG_GPIO_22_IE_MSK                                  (((1U<<GLB_REG_GPIO_22_IE_LEN)-1)<<GLB_REG_GPIO_22_IE_POS)
#define GLB_REG_GPIO_22_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_22_IE_LEN)-1)<<GLB_REG_GPIO_22_IE_POS))
#define GLB_REG_GPIO_22_SMT                                     GLB_REG_GPIO_22_SMT
#define GLB_REG_GPIO_22_SMT_POS                                 (1U)
#define GLB_REG_GPIO_22_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_22_SMT_MSK                                 (((1U<<GLB_REG_GPIO_22_SMT_LEN)-1)<<GLB_REG_GPIO_22_SMT_POS)
#define GLB_REG_GPIO_22_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_22_SMT_LEN)-1)<<GLB_REG_GPIO_22_SMT_POS))
#define GLB_REG_GPIO_22_DRV                                     GLB_REG_GPIO_22_DRV
#define GLB_REG_GPIO_22_DRV_POS                                 (2U)
#define GLB_REG_GPIO_22_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_22_DRV_MSK                                 (((1U<<GLB_REG_GPIO_22_DRV_LEN)-1)<<GLB_REG_GPIO_22_DRV_POS)
#define GLB_REG_GPIO_22_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_22_DRV_LEN)-1)<<GLB_REG_GPIO_22_DRV_POS))
#define GLB_REG_GPIO_22_PU                                      GLB_REG_GPIO_22_PU
#define GLB_REG_GPIO_22_PU_POS                                  (4U)
#define GLB_REG_GPIO_22_PU_LEN                                  (1U)
#define GLB_REG_GPIO_22_PU_MSK                                  (((1U<<GLB_REG_GPIO_22_PU_LEN)-1)<<GLB_REG_GPIO_22_PU_POS)
#define GLB_REG_GPIO_22_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_22_PU_LEN)-1)<<GLB_REG_GPIO_22_PU_POS))
#define GLB_REG_GPIO_22_PD                                      GLB_REG_GPIO_22_PD
#define GLB_REG_GPIO_22_PD_POS                                  (5U)
#define GLB_REG_GPIO_22_PD_LEN                                  (1U)
#define GLB_REG_GPIO_22_PD_MSK                                  (((1U<<GLB_REG_GPIO_22_PD_LEN)-1)<<GLB_REG_GPIO_22_PD_POS)
#define GLB_REG_GPIO_22_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_22_PD_LEN)-1)<<GLB_REG_GPIO_22_PD_POS))
#define GLB_REG_GPIO_22_FUNC_SEL                                GLB_REG_GPIO_22_FUNC_SEL
#define GLB_REG_GPIO_22_FUNC_SEL_POS                            (8U)
#define GLB_REG_GPIO_22_FUNC_SEL_LEN                            (4U)
#define GLB_REG_GPIO_22_FUNC_SEL_MSK                            (((1U<<GLB_REG_GPIO_22_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_22_FUNC_SEL_POS)
#define GLB_REG_GPIO_22_FUNC_SEL_UMSK                           (~(((1U<<GLB_REG_GPIO_22_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_22_FUNC_SEL_POS))
#define GLB_REG_GPIO_23_IE                                      GLB_REG_GPIO_23_IE
#define GLB_REG_GPIO_23_IE_POS                                  (16U)
#define GLB_REG_GPIO_23_IE_LEN                                  (1U)
#define GLB_REG_GPIO_23_IE_MSK                                  (((1U<<GLB_REG_GPIO_23_IE_LEN)-1)<<GLB_REG_GPIO_23_IE_POS)
#define GLB_REG_GPIO_23_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_23_IE_LEN)-1)<<GLB_REG_GPIO_23_IE_POS))
#define GLB_REG_GPIO_23_SMT                                     GLB_REG_GPIO_23_SMT
#define GLB_REG_GPIO_23_SMT_POS                                 (17U)
#define GLB_REG_GPIO_23_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_23_SMT_MSK                                 (((1U<<GLB_REG_GPIO_23_SMT_LEN)-1)<<GLB_REG_GPIO_23_SMT_POS)
#define GLB_REG_GPIO_23_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_23_SMT_LEN)-1)<<GLB_REG_GPIO_23_SMT_POS))
#define GLB_REG_GPIO_23_DRV                                     GLB_REG_GPIO_23_DRV
#define GLB_REG_GPIO_23_DRV_POS                                 (18U)
#define GLB_REG_GPIO_23_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_23_DRV_MSK                                 (((1U<<GLB_REG_GPIO_23_DRV_LEN)-1)<<GLB_REG_GPIO_23_DRV_POS)
#define GLB_REG_GPIO_23_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_23_DRV_LEN)-1)<<GLB_REG_GPIO_23_DRV_POS))
#define GLB_REG_GPIO_23_PU                                      GLB_REG_GPIO_23_PU
#define GLB_REG_GPIO_23_PU_POS                                  (20U)
#define GLB_REG_GPIO_23_PU_LEN                                  (1U)
#define GLB_REG_GPIO_23_PU_MSK                                  (((1U<<GLB_REG_GPIO_23_PU_LEN)-1)<<GLB_REG_GPIO_23_PU_POS)
#define GLB_REG_GPIO_23_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_23_PU_LEN)-1)<<GLB_REG_GPIO_23_PU_POS))
#define GLB_REG_GPIO_23_PD                                      GLB_REG_GPIO_23_PD
#define GLB_REG_GPIO_23_PD_POS                                  (21U)
#define GLB_REG_GPIO_23_PD_LEN                                  (1U)
#define GLB_REG_GPIO_23_PD_MSK                                  (((1U<<GLB_REG_GPIO_23_PD_LEN)-1)<<GLB_REG_GPIO_23_PD_POS)
#define GLB_REG_GPIO_23_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_23_PD_LEN)-1)<<GLB_REG_GPIO_23_PD_POS))

/* 0x130 : GPIO_CFGCTL12 */
#define GLB_GPIO_CFGCTL12_OFFSET                                (0x130)
#define GLB_REG_GPIO_24_IE                                      GLB_REG_GPIO_24_IE
#define GLB_REG_GPIO_24_IE_POS                                  (0U)
#define GLB_REG_GPIO_24_IE_LEN                                  (1U)
#define GLB_REG_GPIO_24_IE_MSK                                  (((1U<<GLB_REG_GPIO_24_IE_LEN)-1)<<GLB_REG_GPIO_24_IE_POS)
#define GLB_REG_GPIO_24_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_24_IE_LEN)-1)<<GLB_REG_GPIO_24_IE_POS))
#define GLB_REG_GPIO_24_SMT                                     GLB_REG_GPIO_24_SMT
#define GLB_REG_GPIO_24_SMT_POS                                 (1U)
#define GLB_REG_GPIO_24_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_24_SMT_MSK                                 (((1U<<GLB_REG_GPIO_24_SMT_LEN)-1)<<GLB_REG_GPIO_24_SMT_POS)
#define GLB_REG_GPIO_24_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_24_SMT_LEN)-1)<<GLB_REG_GPIO_24_SMT_POS))
#define GLB_REG_GPIO_24_DRV                                     GLB_REG_GPIO_24_DRV
#define GLB_REG_GPIO_24_DRV_POS                                 (2U)
#define GLB_REG_GPIO_24_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_24_DRV_MSK                                 (((1U<<GLB_REG_GPIO_24_DRV_LEN)-1)<<GLB_REG_GPIO_24_DRV_POS)
#define GLB_REG_GPIO_24_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_24_DRV_LEN)-1)<<GLB_REG_GPIO_24_DRV_POS))
#define GLB_REG_GPIO_24_PU                                      GLB_REG_GPIO_24_PU
#define GLB_REG_GPIO_24_PU_POS                                  (4U)
#define GLB_REG_GPIO_24_PU_LEN                                  (1U)
#define GLB_REG_GPIO_24_PU_MSK                                  (((1U<<GLB_REG_GPIO_24_PU_LEN)-1)<<GLB_REG_GPIO_24_PU_POS)
#define GLB_REG_GPIO_24_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_24_PU_LEN)-1)<<GLB_REG_GPIO_24_PU_POS))
#define GLB_REG_GPIO_24_PD                                      GLB_REG_GPIO_24_PD
#define GLB_REG_GPIO_24_PD_POS                                  (5U)
#define GLB_REG_GPIO_24_PD_LEN                                  (1U)
#define GLB_REG_GPIO_24_PD_MSK                                  (((1U<<GLB_REG_GPIO_24_PD_LEN)-1)<<GLB_REG_GPIO_24_PD_POS)
#define GLB_REG_GPIO_24_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_24_PD_LEN)-1)<<GLB_REG_GPIO_24_PD_POS))
#define GLB_REG_GPIO_25_IE                                      GLB_REG_GPIO_25_IE
#define GLB_REG_GPIO_25_IE_POS                                  (16U)
#define GLB_REG_GPIO_25_IE_LEN                                  (1U)
#define GLB_REG_GPIO_25_IE_MSK                                  (((1U<<GLB_REG_GPIO_25_IE_LEN)-1)<<GLB_REG_GPIO_25_IE_POS)
#define GLB_REG_GPIO_25_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_25_IE_LEN)-1)<<GLB_REG_GPIO_25_IE_POS))
#define GLB_REG_GPIO_25_SMT                                     GLB_REG_GPIO_25_SMT
#define GLB_REG_GPIO_25_SMT_POS                                 (17U)
#define GLB_REG_GPIO_25_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_25_SMT_MSK                                 (((1U<<GLB_REG_GPIO_25_SMT_LEN)-1)<<GLB_REG_GPIO_25_SMT_POS)
#define GLB_REG_GPIO_25_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_25_SMT_LEN)-1)<<GLB_REG_GPIO_25_SMT_POS))
#define GLB_REG_GPIO_25_DRV                                     GLB_REG_GPIO_25_DRV
#define GLB_REG_GPIO_25_DRV_POS                                 (18U)
#define GLB_REG_GPIO_25_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_25_DRV_MSK                                 (((1U<<GLB_REG_GPIO_25_DRV_LEN)-1)<<GLB_REG_GPIO_25_DRV_POS)
#define GLB_REG_GPIO_25_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_25_DRV_LEN)-1)<<GLB_REG_GPIO_25_DRV_POS))
#define GLB_REG_GPIO_25_PU                                      GLB_REG_GPIO_25_PU
#define GLB_REG_GPIO_25_PU_POS                                  (20U)
#define GLB_REG_GPIO_25_PU_LEN                                  (1U)
#define GLB_REG_GPIO_25_PU_MSK                                  (((1U<<GLB_REG_GPIO_25_PU_LEN)-1)<<GLB_REG_GPIO_25_PU_POS)
#define GLB_REG_GPIO_25_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_25_PU_LEN)-1)<<GLB_REG_GPIO_25_PU_POS))
#define GLB_REG_GPIO_25_PD                                      GLB_REG_GPIO_25_PD
#define GLB_REG_GPIO_25_PD_POS                                  (21U)
#define GLB_REG_GPIO_25_PD_LEN                                  (1U)
#define GLB_REG_GPIO_25_PD_MSK                                  (((1U<<GLB_REG_GPIO_25_PD_LEN)-1)<<GLB_REG_GPIO_25_PD_POS)
#define GLB_REG_GPIO_25_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_25_PD_LEN)-1)<<GLB_REG_GPIO_25_PD_POS))

/* 0x134 : GPIO_CFGCTL13 */
#define GLB_GPIO_CFGCTL13_OFFSET                                (0x134)
#define GLB_REG_GPIO_26_IE                                      GLB_REG_GPIO_26_IE
#define GLB_REG_GPIO_26_IE_POS                                  (0U)
#define GLB_REG_GPIO_26_IE_LEN                                  (1U)
#define GLB_REG_GPIO_26_IE_MSK                                  (((1U<<GLB_REG_GPIO_26_IE_LEN)-1)<<GLB_REG_GPIO_26_IE_POS)
#define GLB_REG_GPIO_26_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_26_IE_LEN)-1)<<GLB_REG_GPIO_26_IE_POS))
#define GLB_REG_GPIO_26_SMT                                     GLB_REG_GPIO_26_SMT
#define GLB_REG_GPIO_26_SMT_POS                                 (1U)
#define GLB_REG_GPIO_26_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_26_SMT_MSK                                 (((1U<<GLB_REG_GPIO_26_SMT_LEN)-1)<<GLB_REG_GPIO_26_SMT_POS)
#define GLB_REG_GPIO_26_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_26_SMT_LEN)-1)<<GLB_REG_GPIO_26_SMT_POS))
#define GLB_REG_GPIO_26_DRV                                     GLB_REG_GPIO_26_DRV
#define GLB_REG_GPIO_26_DRV_POS                                 (2U)
#define GLB_REG_GPIO_26_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_26_DRV_MSK                                 (((1U<<GLB_REG_GPIO_26_DRV_LEN)-1)<<GLB_REG_GPIO_26_DRV_POS)
#define GLB_REG_GPIO_26_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_26_DRV_LEN)-1)<<GLB_REG_GPIO_26_DRV_POS))
#define GLB_REG_GPIO_26_PU                                      GLB_REG_GPIO_26_PU
#define GLB_REG_GPIO_26_PU_POS                                  (4U)
#define GLB_REG_GPIO_26_PU_LEN                                  (1U)
#define GLB_REG_GPIO_26_PU_MSK                                  (((1U<<GLB_REG_GPIO_26_PU_LEN)-1)<<GLB_REG_GPIO_26_PU_POS)
#define GLB_REG_GPIO_26_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_26_PU_LEN)-1)<<GLB_REG_GPIO_26_PU_POS))
#define GLB_REG_GPIO_26_PD                                      GLB_REG_GPIO_26_PD
#define GLB_REG_GPIO_26_PD_POS                                  (5U)
#define GLB_REG_GPIO_26_PD_LEN                                  (1U)
#define GLB_REG_GPIO_26_PD_MSK                                  (((1U<<GLB_REG_GPIO_26_PD_LEN)-1)<<GLB_REG_GPIO_26_PD_POS)
#define GLB_REG_GPIO_26_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_26_PD_LEN)-1)<<GLB_REG_GPIO_26_PD_POS))
#define GLB_REG_GPIO_27_IE                                      GLB_REG_GPIO_27_IE
#define GLB_REG_GPIO_27_IE_POS                                  (16U)
#define GLB_REG_GPIO_27_IE_LEN                                  (1U)
#define GLB_REG_GPIO_27_IE_MSK                                  (((1U<<GLB_REG_GPIO_27_IE_LEN)-1)<<GLB_REG_GPIO_27_IE_POS)
#define GLB_REG_GPIO_27_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_27_IE_LEN)-1)<<GLB_REG_GPIO_27_IE_POS))
#define GLB_REG_GPIO_27_SMT                                     GLB_REG_GPIO_27_SMT
#define GLB_REG_GPIO_27_SMT_POS                                 (17U)
#define GLB_REG_GPIO_27_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_27_SMT_MSK                                 (((1U<<GLB_REG_GPIO_27_SMT_LEN)-1)<<GLB_REG_GPIO_27_SMT_POS)
#define GLB_REG_GPIO_27_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_27_SMT_LEN)-1)<<GLB_REG_GPIO_27_SMT_POS))
#define GLB_REG_GPIO_27_DRV                                     GLB_REG_GPIO_27_DRV
#define GLB_REG_GPIO_27_DRV_POS                                 (18U)
#define GLB_REG_GPIO_27_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_27_DRV_MSK                                 (((1U<<GLB_REG_GPIO_27_DRV_LEN)-1)<<GLB_REG_GPIO_27_DRV_POS)
#define GLB_REG_GPIO_27_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_27_DRV_LEN)-1)<<GLB_REG_GPIO_27_DRV_POS))
#define GLB_REG_GPIO_27_PU                                      GLB_REG_GPIO_27_PU
#define GLB_REG_GPIO_27_PU_POS                                  (20U)
#define GLB_REG_GPIO_27_PU_LEN                                  (1U)
#define GLB_REG_GPIO_27_PU_MSK                                  (((1U<<GLB_REG_GPIO_27_PU_LEN)-1)<<GLB_REG_GPIO_27_PU_POS)
#define GLB_REG_GPIO_27_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_27_PU_LEN)-1)<<GLB_REG_GPIO_27_PU_POS))
#define GLB_REG_GPIO_27_PD                                      GLB_REG_GPIO_27_PD
#define GLB_REG_GPIO_27_PD_POS                                  (21U)
#define GLB_REG_GPIO_27_PD_LEN                                  (1U)
#define GLB_REG_GPIO_27_PD_MSK                                  (((1U<<GLB_REG_GPIO_27_PD_LEN)-1)<<GLB_REG_GPIO_27_PD_POS)
#define GLB_REG_GPIO_27_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_27_PD_LEN)-1)<<GLB_REG_GPIO_27_PD_POS))

/* 0x138 : GPIO_CFGCTL14 */
#define GLB_GPIO_CFGCTL14_OFFSET                                (0x138)
#define GLB_REG_GPIO_28_IE                                      GLB_REG_GPIO_28_IE
#define GLB_REG_GPIO_28_IE_POS                                  (0U)
#define GLB_REG_GPIO_28_IE_LEN                                  (1U)
#define GLB_REG_GPIO_28_IE_MSK                                  (((1U<<GLB_REG_GPIO_28_IE_LEN)-1)<<GLB_REG_GPIO_28_IE_POS)
#define GLB_REG_GPIO_28_IE_UMSK                                 (~(((1U<<GLB_REG_GPIO_28_IE_LEN)-1)<<GLB_REG_GPIO_28_IE_POS))
#define GLB_REG_GPIO_28_SMT                                     GLB_REG_GPIO_28_SMT
#define GLB_REG_GPIO_28_SMT_POS                                 (1U)
#define GLB_REG_GPIO_28_SMT_LEN                                 (1U)
#define GLB_REG_GPIO_28_SMT_MSK                                 (((1U<<GLB_REG_GPIO_28_SMT_LEN)-1)<<GLB_REG_GPIO_28_SMT_POS)
#define GLB_REG_GPIO_28_SMT_UMSK                                (~(((1U<<GLB_REG_GPIO_28_SMT_LEN)-1)<<GLB_REG_GPIO_28_SMT_POS))
#define GLB_REG_GPIO_28_DRV                                     GLB_REG_GPIO_28_DRV
#define GLB_REG_GPIO_28_DRV_POS                                 (2U)
#define GLB_REG_GPIO_28_DRV_LEN                                 (2U)
#define GLB_REG_GPIO_28_DRV_MSK                                 (((1U<<GLB_REG_GPIO_28_DRV_LEN)-1)<<GLB_REG_GPIO_28_DRV_POS)
#define GLB_REG_GPIO_28_DRV_UMSK                                (~(((1U<<GLB_REG_GPIO_28_DRV_LEN)-1)<<GLB_REG_GPIO_28_DRV_POS))
#define GLB_REG_GPIO_28_PU                                      GLB_REG_GPIO_28_PU
#define GLB_REG_GPIO_28_PU_POS                                  (4U)
#define GLB_REG_GPIO_28_PU_LEN                                  (1U)
#define GLB_REG_GPIO_28_PU_MSK                                  (((1U<<GLB_REG_GPIO_28_PU_LEN)-1)<<GLB_REG_GPIO_28_PU_POS)
#define GLB_REG_GPIO_28_PU_UMSK                                 (~(((1U<<GLB_REG_GPIO_28_PU_LEN)-1)<<GLB_REG_GPIO_28_PU_POS))
#define GLB_REG_GPIO_28_PD                                      GLB_REG_GPIO_28_PD
#define GLB_REG_GPIO_28_PD_POS                                  (5U)
#define GLB_REG_GPIO_28_PD_LEN                                  (1U)
#define GLB_REG_GPIO_28_PD_MSK                                  (((1U<<GLB_REG_GPIO_28_PD_LEN)-1)<<GLB_REG_GPIO_28_PD_POS)
#define GLB_REG_GPIO_28_PD_UMSK                                 (~(((1U<<GLB_REG_GPIO_28_PD_LEN)-1)<<GLB_REG_GPIO_28_PD_POS))

/* 0x180 : GPIO_CFGCTL30 */
#define GLB_GPIO_CFGCTL30_OFFSET                                (0x180)
#define GLB_REG_GPIO_0_I                                        GLB_REG_GPIO_0_I
#define GLB_REG_GPIO_0_I_POS                                    (0U)
#define GLB_REG_GPIO_0_I_LEN                                    (1U)
#define GLB_REG_GPIO_0_I_MSK                                    (((1U<<GLB_REG_GPIO_0_I_LEN)-1)<<GLB_REG_GPIO_0_I_POS)
#define GLB_REG_GPIO_0_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_0_I_LEN)-1)<<GLB_REG_GPIO_0_I_POS))
#define GLB_REG_GPIO_1_I                                        GLB_REG_GPIO_1_I
#define GLB_REG_GPIO_1_I_POS                                    (1U)
#define GLB_REG_GPIO_1_I_LEN                                    (1U)
#define GLB_REG_GPIO_1_I_MSK                                    (((1U<<GLB_REG_GPIO_1_I_LEN)-1)<<GLB_REG_GPIO_1_I_POS)
#define GLB_REG_GPIO_1_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_1_I_LEN)-1)<<GLB_REG_GPIO_1_I_POS))
#define GLB_REG_GPIO_2_I                                        GLB_REG_GPIO_2_I
#define GLB_REG_GPIO_2_I_POS                                    (2U)
#define GLB_REG_GPIO_2_I_LEN                                    (1U)
#define GLB_REG_GPIO_2_I_MSK                                    (((1U<<GLB_REG_GPIO_2_I_LEN)-1)<<GLB_REG_GPIO_2_I_POS)
#define GLB_REG_GPIO_2_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_2_I_LEN)-1)<<GLB_REG_GPIO_2_I_POS))
#define GLB_REG_GPIO_3_I                                        GLB_REG_GPIO_3_I
#define GLB_REG_GPIO_3_I_POS                                    (3U)
#define GLB_REG_GPIO_3_I_LEN                                    (1U)
#define GLB_REG_GPIO_3_I_MSK                                    (((1U<<GLB_REG_GPIO_3_I_LEN)-1)<<GLB_REG_GPIO_3_I_POS)
#define GLB_REG_GPIO_3_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_3_I_LEN)-1)<<GLB_REG_GPIO_3_I_POS))
#define GLB_REG_GPIO_4_I                                        GLB_REG_GPIO_4_I
#define GLB_REG_GPIO_4_I_POS                                    (4U)
#define GLB_REG_GPIO_4_I_LEN                                    (1U)
#define GLB_REG_GPIO_4_I_MSK                                    (((1U<<GLB_REG_GPIO_4_I_LEN)-1)<<GLB_REG_GPIO_4_I_POS)
#define GLB_REG_GPIO_4_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_4_I_LEN)-1)<<GLB_REG_GPIO_4_I_POS))
#define GLB_REG_GPIO_5_I                                        GLB_REG_GPIO_5_I
#define GLB_REG_GPIO_5_I_POS                                    (5U)
#define GLB_REG_GPIO_5_I_LEN                                    (1U)
#define GLB_REG_GPIO_5_I_MSK                                    (((1U<<GLB_REG_GPIO_5_I_LEN)-1)<<GLB_REG_GPIO_5_I_POS)
#define GLB_REG_GPIO_5_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_5_I_LEN)-1)<<GLB_REG_GPIO_5_I_POS))
#define GLB_REG_GPIO_6_I                                        GLB_REG_GPIO_6_I
#define GLB_REG_GPIO_6_I_POS                                    (6U)
#define GLB_REG_GPIO_6_I_LEN                                    (1U)
#define GLB_REG_GPIO_6_I_MSK                                    (((1U<<GLB_REG_GPIO_6_I_LEN)-1)<<GLB_REG_GPIO_6_I_POS)
#define GLB_REG_GPIO_6_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_6_I_LEN)-1)<<GLB_REG_GPIO_6_I_POS))
#define GLB_REG_GPIO_7_I                                        GLB_REG_GPIO_7_I
#define GLB_REG_GPIO_7_I_POS                                    (7U)
#define GLB_REG_GPIO_7_I_LEN                                    (1U)
#define GLB_REG_GPIO_7_I_MSK                                    (((1U<<GLB_REG_GPIO_7_I_LEN)-1)<<GLB_REG_GPIO_7_I_POS)
#define GLB_REG_GPIO_7_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_7_I_LEN)-1)<<GLB_REG_GPIO_7_I_POS))
#define GLB_REG_GPIO_8_I                                        GLB_REG_GPIO_8_I
#define GLB_REG_GPIO_8_I_POS                                    (8U)
#define GLB_REG_GPIO_8_I_LEN                                    (1U)
#define GLB_REG_GPIO_8_I_MSK                                    (((1U<<GLB_REG_GPIO_8_I_LEN)-1)<<GLB_REG_GPIO_8_I_POS)
#define GLB_REG_GPIO_8_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_8_I_LEN)-1)<<GLB_REG_GPIO_8_I_POS))
#define GLB_REG_GPIO_9_I                                        GLB_REG_GPIO_9_I
#define GLB_REG_GPIO_9_I_POS                                    (9U)
#define GLB_REG_GPIO_9_I_LEN                                    (1U)
#define GLB_REG_GPIO_9_I_MSK                                    (((1U<<GLB_REG_GPIO_9_I_LEN)-1)<<GLB_REG_GPIO_9_I_POS)
#define GLB_REG_GPIO_9_I_UMSK                                   (~(((1U<<GLB_REG_GPIO_9_I_LEN)-1)<<GLB_REG_GPIO_9_I_POS))
#define GLB_REG_GPIO_10_I                                       GLB_REG_GPIO_10_I
#define GLB_REG_GPIO_10_I_POS                                   (10U)
#define GLB_REG_GPIO_10_I_LEN                                   (1U)
#define GLB_REG_GPIO_10_I_MSK                                   (((1U<<GLB_REG_GPIO_10_I_LEN)-1)<<GLB_REG_GPIO_10_I_POS)
#define GLB_REG_GPIO_10_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_10_I_LEN)-1)<<GLB_REG_GPIO_10_I_POS))
#define GLB_REG_GPIO_11_I                                       GLB_REG_GPIO_11_I
#define GLB_REG_GPIO_11_I_POS                                   (11U)
#define GLB_REG_GPIO_11_I_LEN                                   (1U)
#define GLB_REG_GPIO_11_I_MSK                                   (((1U<<GLB_REG_GPIO_11_I_LEN)-1)<<GLB_REG_GPIO_11_I_POS)
#define GLB_REG_GPIO_11_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_11_I_LEN)-1)<<GLB_REG_GPIO_11_I_POS))
#define GLB_REG_GPIO_12_I                                       GLB_REG_GPIO_12_I
#define GLB_REG_GPIO_12_I_POS                                   (12U)
#define GLB_REG_GPIO_12_I_LEN                                   (1U)
#define GLB_REG_GPIO_12_I_MSK                                   (((1U<<GLB_REG_GPIO_12_I_LEN)-1)<<GLB_REG_GPIO_12_I_POS)
#define GLB_REG_GPIO_12_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_12_I_LEN)-1)<<GLB_REG_GPIO_12_I_POS))
#define GLB_REG_GPIO_13_I                                       GLB_REG_GPIO_13_I
#define GLB_REG_GPIO_13_I_POS                                   (13U)
#define GLB_REG_GPIO_13_I_LEN                                   (1U)
#define GLB_REG_GPIO_13_I_MSK                                   (((1U<<GLB_REG_GPIO_13_I_LEN)-1)<<GLB_REG_GPIO_13_I_POS)
#define GLB_REG_GPIO_13_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_13_I_LEN)-1)<<GLB_REG_GPIO_13_I_POS))
#define GLB_REG_GPIO_14_I                                       GLB_REG_GPIO_14_I
#define GLB_REG_GPIO_14_I_POS                                   (14U)
#define GLB_REG_GPIO_14_I_LEN                                   (1U)
#define GLB_REG_GPIO_14_I_MSK                                   (((1U<<GLB_REG_GPIO_14_I_LEN)-1)<<GLB_REG_GPIO_14_I_POS)
#define GLB_REG_GPIO_14_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_14_I_LEN)-1)<<GLB_REG_GPIO_14_I_POS))
#define GLB_REG_GPIO_15_I                                       GLB_REG_GPIO_15_I
#define GLB_REG_GPIO_15_I_POS                                   (15U)
#define GLB_REG_GPIO_15_I_LEN                                   (1U)
#define GLB_REG_GPIO_15_I_MSK                                   (((1U<<GLB_REG_GPIO_15_I_LEN)-1)<<GLB_REG_GPIO_15_I_POS)
#define GLB_REG_GPIO_15_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_15_I_LEN)-1)<<GLB_REG_GPIO_15_I_POS))
#define GLB_REG_GPIO_16_I                                       GLB_REG_GPIO_16_I
#define GLB_REG_GPIO_16_I_POS                                   (16U)
#define GLB_REG_GPIO_16_I_LEN                                   (1U)
#define GLB_REG_GPIO_16_I_MSK                                   (((1U<<GLB_REG_GPIO_16_I_LEN)-1)<<GLB_REG_GPIO_16_I_POS)
#define GLB_REG_GPIO_16_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_16_I_LEN)-1)<<GLB_REG_GPIO_16_I_POS))
#define GLB_REG_GPIO_17_I                                       GLB_REG_GPIO_17_I
#define GLB_REG_GPIO_17_I_POS                                   (17U)
#define GLB_REG_GPIO_17_I_LEN                                   (1U)
#define GLB_REG_GPIO_17_I_MSK                                   (((1U<<GLB_REG_GPIO_17_I_LEN)-1)<<GLB_REG_GPIO_17_I_POS)
#define GLB_REG_GPIO_17_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_17_I_LEN)-1)<<GLB_REG_GPIO_17_I_POS))
#define GLB_REG_GPIO_18_I                                       GLB_REG_GPIO_18_I
#define GLB_REG_GPIO_18_I_POS                                   (18U)
#define GLB_REG_GPIO_18_I_LEN                                   (1U)
#define GLB_REG_GPIO_18_I_MSK                                   (((1U<<GLB_REG_GPIO_18_I_LEN)-1)<<GLB_REG_GPIO_18_I_POS)
#define GLB_REG_GPIO_18_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_18_I_LEN)-1)<<GLB_REG_GPIO_18_I_POS))
#define GLB_REG_GPIO_19_I                                       GLB_REG_GPIO_19_I
#define GLB_REG_GPIO_19_I_POS                                   (19U)
#define GLB_REG_GPIO_19_I_LEN                                   (1U)
#define GLB_REG_GPIO_19_I_MSK                                   (((1U<<GLB_REG_GPIO_19_I_LEN)-1)<<GLB_REG_GPIO_19_I_POS)
#define GLB_REG_GPIO_19_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_19_I_LEN)-1)<<GLB_REG_GPIO_19_I_POS))
#define GLB_REG_GPIO_20_I                                       GLB_REG_GPIO_20_I
#define GLB_REG_GPIO_20_I_POS                                   (20U)
#define GLB_REG_GPIO_20_I_LEN                                   (1U)
#define GLB_REG_GPIO_20_I_MSK                                   (((1U<<GLB_REG_GPIO_20_I_LEN)-1)<<GLB_REG_GPIO_20_I_POS)
#define GLB_REG_GPIO_20_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_20_I_LEN)-1)<<GLB_REG_GPIO_20_I_POS))
#define GLB_REG_GPIO_21_I                                       GLB_REG_GPIO_21_I
#define GLB_REG_GPIO_21_I_POS                                   (21U)
#define GLB_REG_GPIO_21_I_LEN                                   (1U)
#define GLB_REG_GPIO_21_I_MSK                                   (((1U<<GLB_REG_GPIO_21_I_LEN)-1)<<GLB_REG_GPIO_21_I_POS)
#define GLB_REG_GPIO_21_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_21_I_LEN)-1)<<GLB_REG_GPIO_21_I_POS))
#define GLB_REG_GPIO_22_I                                       GLB_REG_GPIO_22_I
#define GLB_REG_GPIO_22_I_POS                                   (22U)
#define GLB_REG_GPIO_22_I_LEN                                   (1U)
#define GLB_REG_GPIO_22_I_MSK                                   (((1U<<GLB_REG_GPIO_22_I_LEN)-1)<<GLB_REG_GPIO_22_I_POS)
#define GLB_REG_GPIO_22_I_UMSK                                  (~(((1U<<GLB_REG_GPIO_22_I_LEN)-1)<<GLB_REG_GPIO_22_I_POS))

/* 0x184 : GPIO_CFGCTL31 */
#define GLB_GPIO_CFGCTL31_OFFSET                                (0x184)

/* 0x188 : GPIO_CFGCTL32 */
#define GLB_GPIO_CFGCTL32_OFFSET                                (0x188)
#define GLB_REG_GPIO_0_O                                        GLB_REG_GPIO_0_O
#define GLB_REG_GPIO_0_O_POS                                    (0U)
#define GLB_REG_GPIO_0_O_LEN                                    (1U)
#define GLB_REG_GPIO_0_O_MSK                                    (((1U<<GLB_REG_GPIO_0_O_LEN)-1)<<GLB_REG_GPIO_0_O_POS)
#define GLB_REG_GPIO_0_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_0_O_LEN)-1)<<GLB_REG_GPIO_0_O_POS))
#define GLB_REG_GPIO_1_O                                        GLB_REG_GPIO_1_O
#define GLB_REG_GPIO_1_O_POS                                    (1U)
#define GLB_REG_GPIO_1_O_LEN                                    (1U)
#define GLB_REG_GPIO_1_O_MSK                                    (((1U<<GLB_REG_GPIO_1_O_LEN)-1)<<GLB_REG_GPIO_1_O_POS)
#define GLB_REG_GPIO_1_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_1_O_LEN)-1)<<GLB_REG_GPIO_1_O_POS))
#define GLB_REG_GPIO_2_O                                        GLB_REG_GPIO_2_O
#define GLB_REG_GPIO_2_O_POS                                    (2U)
#define GLB_REG_GPIO_2_O_LEN                                    (1U)
#define GLB_REG_GPIO_2_O_MSK                                    (((1U<<GLB_REG_GPIO_2_O_LEN)-1)<<GLB_REG_GPIO_2_O_POS)
#define GLB_REG_GPIO_2_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_2_O_LEN)-1)<<GLB_REG_GPIO_2_O_POS))
#define GLB_REG_GPIO_3_O                                        GLB_REG_GPIO_3_O
#define GLB_REG_GPIO_3_O_POS                                    (3U)
#define GLB_REG_GPIO_3_O_LEN                                    (1U)
#define GLB_REG_GPIO_3_O_MSK                                    (((1U<<GLB_REG_GPIO_3_O_LEN)-1)<<GLB_REG_GPIO_3_O_POS)
#define GLB_REG_GPIO_3_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_3_O_LEN)-1)<<GLB_REG_GPIO_3_O_POS))
#define GLB_REG_GPIO_4_O                                        GLB_REG_GPIO_4_O
#define GLB_REG_GPIO_4_O_POS                                    (4U)
#define GLB_REG_GPIO_4_O_LEN                                    (1U)
#define GLB_REG_GPIO_4_O_MSK                                    (((1U<<GLB_REG_GPIO_4_O_LEN)-1)<<GLB_REG_GPIO_4_O_POS)
#define GLB_REG_GPIO_4_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_4_O_LEN)-1)<<GLB_REG_GPIO_4_O_POS))
#define GLB_REG_GPIO_5_O                                        GLB_REG_GPIO_5_O
#define GLB_REG_GPIO_5_O_POS                                    (5U)
#define GLB_REG_GPIO_5_O_LEN                                    (1U)
#define GLB_REG_GPIO_5_O_MSK                                    (((1U<<GLB_REG_GPIO_5_O_LEN)-1)<<GLB_REG_GPIO_5_O_POS)
#define GLB_REG_GPIO_5_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_5_O_LEN)-1)<<GLB_REG_GPIO_5_O_POS))
#define GLB_REG_GPIO_6_O                                        GLB_REG_GPIO_6_O
#define GLB_REG_GPIO_6_O_POS                                    (6U)
#define GLB_REG_GPIO_6_O_LEN                                    (1U)
#define GLB_REG_GPIO_6_O_MSK                                    (((1U<<GLB_REG_GPIO_6_O_LEN)-1)<<GLB_REG_GPIO_6_O_POS)
#define GLB_REG_GPIO_6_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_6_O_LEN)-1)<<GLB_REG_GPIO_6_O_POS))
#define GLB_REG_GPIO_7_O                                        GLB_REG_GPIO_7_O
#define GLB_REG_GPIO_7_O_POS                                    (7U)
#define GLB_REG_GPIO_7_O_LEN                                    (1U)
#define GLB_REG_GPIO_7_O_MSK                                    (((1U<<GLB_REG_GPIO_7_O_LEN)-1)<<GLB_REG_GPIO_7_O_POS)
#define GLB_REG_GPIO_7_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_7_O_LEN)-1)<<GLB_REG_GPIO_7_O_POS))
#define GLB_REG_GPIO_8_O                                        GLB_REG_GPIO_8_O
#define GLB_REG_GPIO_8_O_POS                                    (8U)
#define GLB_REG_GPIO_8_O_LEN                                    (1U)
#define GLB_REG_GPIO_8_O_MSK                                    (((1U<<GLB_REG_GPIO_8_O_LEN)-1)<<GLB_REG_GPIO_8_O_POS)
#define GLB_REG_GPIO_8_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_8_O_LEN)-1)<<GLB_REG_GPIO_8_O_POS))
#define GLB_REG_GPIO_9_O                                        GLB_REG_GPIO_9_O
#define GLB_REG_GPIO_9_O_POS                                    (9U)
#define GLB_REG_GPIO_9_O_LEN                                    (1U)
#define GLB_REG_GPIO_9_O_MSK                                    (((1U<<GLB_REG_GPIO_9_O_LEN)-1)<<GLB_REG_GPIO_9_O_POS)
#define GLB_REG_GPIO_9_O_UMSK                                   (~(((1U<<GLB_REG_GPIO_9_O_LEN)-1)<<GLB_REG_GPIO_9_O_POS))
#define GLB_REG_GPIO_10_O                                       GLB_REG_GPIO_10_O
#define GLB_REG_GPIO_10_O_POS                                   (10U)
#define GLB_REG_GPIO_10_O_LEN                                   (1U)
#define GLB_REG_GPIO_10_O_MSK                                   (((1U<<GLB_REG_GPIO_10_O_LEN)-1)<<GLB_REG_GPIO_10_O_POS)
#define GLB_REG_GPIO_10_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_10_O_LEN)-1)<<GLB_REG_GPIO_10_O_POS))
#define GLB_REG_GPIO_11_O                                       GLB_REG_GPIO_11_O
#define GLB_REG_GPIO_11_O_POS                                   (11U)
#define GLB_REG_GPIO_11_O_LEN                                   (1U)
#define GLB_REG_GPIO_11_O_MSK                                   (((1U<<GLB_REG_GPIO_11_O_LEN)-1)<<GLB_REG_GPIO_11_O_POS)
#define GLB_REG_GPIO_11_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_11_O_LEN)-1)<<GLB_REG_GPIO_11_O_POS))
#define GLB_REG_GPIO_12_O                                       GLB_REG_GPIO_12_O
#define GLB_REG_GPIO_12_O_POS                                   (12U)
#define GLB_REG_GPIO_12_O_LEN                                   (1U)
#define GLB_REG_GPIO_12_O_MSK                                   (((1U<<GLB_REG_GPIO_12_O_LEN)-1)<<GLB_REG_GPIO_12_O_POS)
#define GLB_REG_GPIO_12_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_12_O_LEN)-1)<<GLB_REG_GPIO_12_O_POS))
#define GLB_REG_GPIO_13_O                                       GLB_REG_GPIO_13_O
#define GLB_REG_GPIO_13_O_POS                                   (13U)
#define GLB_REG_GPIO_13_O_LEN                                   (1U)
#define GLB_REG_GPIO_13_O_MSK                                   (((1U<<GLB_REG_GPIO_13_O_LEN)-1)<<GLB_REG_GPIO_13_O_POS)
#define GLB_REG_GPIO_13_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_13_O_LEN)-1)<<GLB_REG_GPIO_13_O_POS))
#define GLB_REG_GPIO_14_O                                       GLB_REG_GPIO_14_O
#define GLB_REG_GPIO_14_O_POS                                   (14U)
#define GLB_REG_GPIO_14_O_LEN                                   (1U)
#define GLB_REG_GPIO_14_O_MSK                                   (((1U<<GLB_REG_GPIO_14_O_LEN)-1)<<GLB_REG_GPIO_14_O_POS)
#define GLB_REG_GPIO_14_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_14_O_LEN)-1)<<GLB_REG_GPIO_14_O_POS))
#define GLB_REG_GPIO_15_O                                       GLB_REG_GPIO_15_O
#define GLB_REG_GPIO_15_O_POS                                   (15U)
#define GLB_REG_GPIO_15_O_LEN                                   (1U)
#define GLB_REG_GPIO_15_O_MSK                                   (((1U<<GLB_REG_GPIO_15_O_LEN)-1)<<GLB_REG_GPIO_15_O_POS)
#define GLB_REG_GPIO_15_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_15_O_LEN)-1)<<GLB_REG_GPIO_15_O_POS))
#define GLB_REG_GPIO_16_O                                       GLB_REG_GPIO_16_O
#define GLB_REG_GPIO_16_O_POS                                   (16U)
#define GLB_REG_GPIO_16_O_LEN                                   (1U)
#define GLB_REG_GPIO_16_O_MSK                                   (((1U<<GLB_REG_GPIO_16_O_LEN)-1)<<GLB_REG_GPIO_16_O_POS)
#define GLB_REG_GPIO_16_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_16_O_LEN)-1)<<GLB_REG_GPIO_16_O_POS))
#define GLB_REG_GPIO_17_O                                       GLB_REG_GPIO_17_O
#define GLB_REG_GPIO_17_O_POS                                   (17U)
#define GLB_REG_GPIO_17_O_LEN                                   (1U)
#define GLB_REG_GPIO_17_O_MSK                                   (((1U<<GLB_REG_GPIO_17_O_LEN)-1)<<GLB_REG_GPIO_17_O_POS)
#define GLB_REG_GPIO_17_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_17_O_LEN)-1)<<GLB_REG_GPIO_17_O_POS))
#define GLB_REG_GPIO_18_O                                       GLB_REG_GPIO_18_O
#define GLB_REG_GPIO_18_O_POS                                   (18U)
#define GLB_REG_GPIO_18_O_LEN                                   (1U)
#define GLB_REG_GPIO_18_O_MSK                                   (((1U<<GLB_REG_GPIO_18_O_LEN)-1)<<GLB_REG_GPIO_18_O_POS)
#define GLB_REG_GPIO_18_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_18_O_LEN)-1)<<GLB_REG_GPIO_18_O_POS))
#define GLB_REG_GPIO_19_O                                       GLB_REG_GPIO_19_O
#define GLB_REG_GPIO_19_O_POS                                   (19U)
#define GLB_REG_GPIO_19_O_LEN                                   (1U)
#define GLB_REG_GPIO_19_O_MSK                                   (((1U<<GLB_REG_GPIO_19_O_LEN)-1)<<GLB_REG_GPIO_19_O_POS)
#define GLB_REG_GPIO_19_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_19_O_LEN)-1)<<GLB_REG_GPIO_19_O_POS))
#define GLB_REG_GPIO_20_O                                       GLB_REG_GPIO_20_O
#define GLB_REG_GPIO_20_O_POS                                   (20U)
#define GLB_REG_GPIO_20_O_LEN                                   (1U)
#define GLB_REG_GPIO_20_O_MSK                                   (((1U<<GLB_REG_GPIO_20_O_LEN)-1)<<GLB_REG_GPIO_20_O_POS)
#define GLB_REG_GPIO_20_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_20_O_LEN)-1)<<GLB_REG_GPIO_20_O_POS))
#define GLB_REG_GPIO_21_O                                       GLB_REG_GPIO_21_O
#define GLB_REG_GPIO_21_O_POS                                   (21U)
#define GLB_REG_GPIO_21_O_LEN                                   (1U)
#define GLB_REG_GPIO_21_O_MSK                                   (((1U<<GLB_REG_GPIO_21_O_LEN)-1)<<GLB_REG_GPIO_21_O_POS)
#define GLB_REG_GPIO_21_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_21_O_LEN)-1)<<GLB_REG_GPIO_21_O_POS))
#define GLB_REG_GPIO_22_O                                       GLB_REG_GPIO_22_O
#define GLB_REG_GPIO_22_O_POS                                   (22U)
#define GLB_REG_GPIO_22_O_LEN                                   (1U)
#define GLB_REG_GPIO_22_O_MSK                                   (((1U<<GLB_REG_GPIO_22_O_LEN)-1)<<GLB_REG_GPIO_22_O_POS)
#define GLB_REG_GPIO_22_O_UMSK                                  (~(((1U<<GLB_REG_GPIO_22_O_LEN)-1)<<GLB_REG_GPIO_22_O_POS))

/* 0x18C : GPIO_CFGCTL33 */
#define GLB_GPIO_CFGCTL33_OFFSET                                (0x18C)

/* 0x190 : GPIO_CFGCTL34 */
#define GLB_GPIO_CFGCTL34_OFFSET                                (0x190)
#define GLB_REG_GPIO_0_OE                                       GLB_REG_GPIO_0_OE
#define GLB_REG_GPIO_0_OE_POS                                   (0U)
#define GLB_REG_GPIO_0_OE_LEN                                   (1U)
#define GLB_REG_GPIO_0_OE_MSK                                   (((1U<<GLB_REG_GPIO_0_OE_LEN)-1)<<GLB_REG_GPIO_0_OE_POS)
#define GLB_REG_GPIO_0_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_0_OE_LEN)-1)<<GLB_REG_GPIO_0_OE_POS))
#define GLB_REG_GPIO_1_OE                                       GLB_REG_GPIO_1_OE
#define GLB_REG_GPIO_1_OE_POS                                   (1U)
#define GLB_REG_GPIO_1_OE_LEN                                   (1U)
#define GLB_REG_GPIO_1_OE_MSK                                   (((1U<<GLB_REG_GPIO_1_OE_LEN)-1)<<GLB_REG_GPIO_1_OE_POS)
#define GLB_REG_GPIO_1_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_1_OE_LEN)-1)<<GLB_REG_GPIO_1_OE_POS))
#define GLB_REG_GPIO_2_OE                                       GLB_REG_GPIO_2_OE
#define GLB_REG_GPIO_2_OE_POS                                   (2U)
#define GLB_REG_GPIO_2_OE_LEN                                   (1U)
#define GLB_REG_GPIO_2_OE_MSK                                   (((1U<<GLB_REG_GPIO_2_OE_LEN)-1)<<GLB_REG_GPIO_2_OE_POS)
#define GLB_REG_GPIO_2_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_2_OE_LEN)-1)<<GLB_REG_GPIO_2_OE_POS))
#define GLB_REG_GPIO_3_OE                                       GLB_REG_GPIO_3_OE
#define GLB_REG_GPIO_3_OE_POS                                   (3U)
#define GLB_REG_GPIO_3_OE_LEN                                   (1U)
#define GLB_REG_GPIO_3_OE_MSK                                   (((1U<<GLB_REG_GPIO_3_OE_LEN)-1)<<GLB_REG_GPIO_3_OE_POS)
#define GLB_REG_GPIO_3_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_3_OE_LEN)-1)<<GLB_REG_GPIO_3_OE_POS))
#define GLB_REG_GPIO_4_OE                                       GLB_REG_GPIO_4_OE
#define GLB_REG_GPIO_4_OE_POS                                   (4U)
#define GLB_REG_GPIO_4_OE_LEN                                   (1U)
#define GLB_REG_GPIO_4_OE_MSK                                   (((1U<<GLB_REG_GPIO_4_OE_LEN)-1)<<GLB_REG_GPIO_4_OE_POS)
#define GLB_REG_GPIO_4_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_4_OE_LEN)-1)<<GLB_REG_GPIO_4_OE_POS))
#define GLB_REG_GPIO_5_OE                                       GLB_REG_GPIO_5_OE
#define GLB_REG_GPIO_5_OE_POS                                   (5U)
#define GLB_REG_GPIO_5_OE_LEN                                   (1U)
#define GLB_REG_GPIO_5_OE_MSK                                   (((1U<<GLB_REG_GPIO_5_OE_LEN)-1)<<GLB_REG_GPIO_5_OE_POS)
#define GLB_REG_GPIO_5_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_5_OE_LEN)-1)<<GLB_REG_GPIO_5_OE_POS))
#define GLB_REG_GPIO_6_OE                                       GLB_REG_GPIO_6_OE
#define GLB_REG_GPIO_6_OE_POS                                   (6U)
#define GLB_REG_GPIO_6_OE_LEN                                   (1U)
#define GLB_REG_GPIO_6_OE_MSK                                   (((1U<<GLB_REG_GPIO_6_OE_LEN)-1)<<GLB_REG_GPIO_6_OE_POS)
#define GLB_REG_GPIO_6_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_6_OE_LEN)-1)<<GLB_REG_GPIO_6_OE_POS))
#define GLB_REG_GPIO_7_OE                                       GLB_REG_GPIO_7_OE
#define GLB_REG_GPIO_7_OE_POS                                   (7U)
#define GLB_REG_GPIO_7_OE_LEN                                   (1U)
#define GLB_REG_GPIO_7_OE_MSK                                   (((1U<<GLB_REG_GPIO_7_OE_LEN)-1)<<GLB_REG_GPIO_7_OE_POS)
#define GLB_REG_GPIO_7_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_7_OE_LEN)-1)<<GLB_REG_GPIO_7_OE_POS))
#define GLB_REG_GPIO_8_OE                                       GLB_REG_GPIO_8_OE
#define GLB_REG_GPIO_8_OE_POS                                   (8U)
#define GLB_REG_GPIO_8_OE_LEN                                   (1U)
#define GLB_REG_GPIO_8_OE_MSK                                   (((1U<<GLB_REG_GPIO_8_OE_LEN)-1)<<GLB_REG_GPIO_8_OE_POS)
#define GLB_REG_GPIO_8_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_8_OE_LEN)-1)<<GLB_REG_GPIO_8_OE_POS))
#define GLB_REG_GPIO_9_OE                                       GLB_REG_GPIO_9_OE
#define GLB_REG_GPIO_9_OE_POS                                   (9U)
#define GLB_REG_GPIO_9_OE_LEN                                   (1U)
#define GLB_REG_GPIO_9_OE_MSK                                   (((1U<<GLB_REG_GPIO_9_OE_LEN)-1)<<GLB_REG_GPIO_9_OE_POS)
#define GLB_REG_GPIO_9_OE_UMSK                                  (~(((1U<<GLB_REG_GPIO_9_OE_LEN)-1)<<GLB_REG_GPIO_9_OE_POS))
#define GLB_REG_GPIO_10_OE                                      GLB_REG_GPIO_10_OE
#define GLB_REG_GPIO_10_OE_POS                                  (10U)
#define GLB_REG_GPIO_10_OE_LEN                                  (1U)
#define GLB_REG_GPIO_10_OE_MSK                                  (((1U<<GLB_REG_GPIO_10_OE_LEN)-1)<<GLB_REG_GPIO_10_OE_POS)
#define GLB_REG_GPIO_10_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_10_OE_LEN)-1)<<GLB_REG_GPIO_10_OE_POS))
#define GLB_REG_GPIO_11_OE                                      GLB_REG_GPIO_11_OE
#define GLB_REG_GPIO_11_OE_POS                                  (11U)
#define GLB_REG_GPIO_11_OE_LEN                                  (1U)
#define GLB_REG_GPIO_11_OE_MSK                                  (((1U<<GLB_REG_GPIO_11_OE_LEN)-1)<<GLB_REG_GPIO_11_OE_POS)
#define GLB_REG_GPIO_11_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_11_OE_LEN)-1)<<GLB_REG_GPIO_11_OE_POS))
#define GLB_REG_GPIO_12_OE                                      GLB_REG_GPIO_12_OE
#define GLB_REG_GPIO_12_OE_POS                                  (12U)
#define GLB_REG_GPIO_12_OE_LEN                                  (1U)
#define GLB_REG_GPIO_12_OE_MSK                                  (((1U<<GLB_REG_GPIO_12_OE_LEN)-1)<<GLB_REG_GPIO_12_OE_POS)
#define GLB_REG_GPIO_12_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_12_OE_LEN)-1)<<GLB_REG_GPIO_12_OE_POS))
#define GLB_REG_GPIO_13_OE                                      GLB_REG_GPIO_13_OE
#define GLB_REG_GPIO_13_OE_POS                                  (13U)
#define GLB_REG_GPIO_13_OE_LEN                                  (1U)
#define GLB_REG_GPIO_13_OE_MSK                                  (((1U<<GLB_REG_GPIO_13_OE_LEN)-1)<<GLB_REG_GPIO_13_OE_POS)
#define GLB_REG_GPIO_13_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_13_OE_LEN)-1)<<GLB_REG_GPIO_13_OE_POS))
#define GLB_REG_GPIO_14_OE                                      GLB_REG_GPIO_14_OE
#define GLB_REG_GPIO_14_OE_POS                                  (14U)
#define GLB_REG_GPIO_14_OE_LEN                                  (1U)
#define GLB_REG_GPIO_14_OE_MSK                                  (((1U<<GLB_REG_GPIO_14_OE_LEN)-1)<<GLB_REG_GPIO_14_OE_POS)
#define GLB_REG_GPIO_14_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_14_OE_LEN)-1)<<GLB_REG_GPIO_14_OE_POS))
#define GLB_REG_GPIO_15_OE                                      GLB_REG_GPIO_15_OE
#define GLB_REG_GPIO_15_OE_POS                                  (15U)
#define GLB_REG_GPIO_15_OE_LEN                                  (1U)
#define GLB_REG_GPIO_15_OE_MSK                                  (((1U<<GLB_REG_GPIO_15_OE_LEN)-1)<<GLB_REG_GPIO_15_OE_POS)
#define GLB_REG_GPIO_15_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_15_OE_LEN)-1)<<GLB_REG_GPIO_15_OE_POS))
#define GLB_REG_GPIO_16_OE                                      GLB_REG_GPIO_16_OE
#define GLB_REG_GPIO_16_OE_POS                                  (16U)
#define GLB_REG_GPIO_16_OE_LEN                                  (1U)
#define GLB_REG_GPIO_16_OE_MSK                                  (((1U<<GLB_REG_GPIO_16_OE_LEN)-1)<<GLB_REG_GPIO_16_OE_POS)
#define GLB_REG_GPIO_16_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_16_OE_LEN)-1)<<GLB_REG_GPIO_16_OE_POS))
#define GLB_REG_GPIO_17_OE                                      GLB_REG_GPIO_17_OE
#define GLB_REG_GPIO_17_OE_POS                                  (17U)
#define GLB_REG_GPIO_17_OE_LEN                                  (1U)
#define GLB_REG_GPIO_17_OE_MSK                                  (((1U<<GLB_REG_GPIO_17_OE_LEN)-1)<<GLB_REG_GPIO_17_OE_POS)
#define GLB_REG_GPIO_17_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_17_OE_LEN)-1)<<GLB_REG_GPIO_17_OE_POS))
#define GLB_REG_GPIO_18_OE                                      GLB_REG_GPIO_18_OE
#define GLB_REG_GPIO_18_OE_POS                                  (18U)
#define GLB_REG_GPIO_18_OE_LEN                                  (1U)
#define GLB_REG_GPIO_18_OE_MSK                                  (((1U<<GLB_REG_GPIO_18_OE_LEN)-1)<<GLB_REG_GPIO_18_OE_POS)
#define GLB_REG_GPIO_18_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_18_OE_LEN)-1)<<GLB_REG_GPIO_18_OE_POS))
#define GLB_REG_GPIO_19_OE                                      GLB_REG_GPIO_19_OE
#define GLB_REG_GPIO_19_OE_POS                                  (19U)
#define GLB_REG_GPIO_19_OE_LEN                                  (1U)
#define GLB_REG_GPIO_19_OE_MSK                                  (((1U<<GLB_REG_GPIO_19_OE_LEN)-1)<<GLB_REG_GPIO_19_OE_POS)
#define GLB_REG_GPIO_19_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_19_OE_LEN)-1)<<GLB_REG_GPIO_19_OE_POS))
#define GLB_REG_GPIO_20_OE                                      GLB_REG_GPIO_20_OE
#define GLB_REG_GPIO_20_OE_POS                                  (20U)
#define GLB_REG_GPIO_20_OE_LEN                                  (1U)
#define GLB_REG_GPIO_20_OE_MSK                                  (((1U<<GLB_REG_GPIO_20_OE_LEN)-1)<<GLB_REG_GPIO_20_OE_POS)
#define GLB_REG_GPIO_20_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_20_OE_LEN)-1)<<GLB_REG_GPIO_20_OE_POS))
#define GLB_REG_GPIO_21_OE                                      GLB_REG_GPIO_21_OE
#define GLB_REG_GPIO_21_OE_POS                                  (21U)
#define GLB_REG_GPIO_21_OE_LEN                                  (1U)
#define GLB_REG_GPIO_21_OE_MSK                                  (((1U<<GLB_REG_GPIO_21_OE_LEN)-1)<<GLB_REG_GPIO_21_OE_POS)
#define GLB_REG_GPIO_21_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_21_OE_LEN)-1)<<GLB_REG_GPIO_21_OE_POS))
#define GLB_REG_GPIO_22_OE                                      GLB_REG_GPIO_22_OE
#define GLB_REG_GPIO_22_OE_POS                                  (22U)
#define GLB_REG_GPIO_22_OE_LEN                                  (1U)
#define GLB_REG_GPIO_22_OE_MSK                                  (((1U<<GLB_REG_GPIO_22_OE_LEN)-1)<<GLB_REG_GPIO_22_OE_POS)
#define GLB_REG_GPIO_22_OE_UMSK                                 (~(((1U<<GLB_REG_GPIO_22_OE_LEN)-1)<<GLB_REG_GPIO_22_OE_POS))

/* 0x194 : GPIO_CFGCTL35 */
#define GLB_GPIO_CFGCTL35_OFFSET                                (0x194)

/* 0x1A0 : GPIO_INT_MASK1 */
#define GLB_GPIO_INT_MASK1_OFFSET                               (0x1A0)
#define GLB_REG_GPIO_INT_MASK1                                  GLB_REG_GPIO_INT_MASK1
#define GLB_REG_GPIO_INT_MASK1_POS                              (0U)
#define GLB_REG_GPIO_INT_MASK1_LEN                              (32U)
#define GLB_REG_GPIO_INT_MASK1_MSK                              (((1U<<GLB_REG_GPIO_INT_MASK1_LEN)-1)<<GLB_REG_GPIO_INT_MASK1_POS)
#define GLB_REG_GPIO_INT_MASK1_UMSK                             (~(((1U<<GLB_REG_GPIO_INT_MASK1_LEN)-1)<<GLB_REG_GPIO_INT_MASK1_POS))

/* 0x1A8 : GPIO_INT_STAT1 */
#define GLB_GPIO_INT_STAT1_OFFSET                               (0x1A8)
#define GLB_GPIO_INT_STAT1                                      GLB_GPIO_INT_STAT1
#define GLB_GPIO_INT_STAT1_POS                                  (0U)
#define GLB_GPIO_INT_STAT1_LEN                                  (32U)
#define GLB_GPIO_INT_STAT1_MSK                                  (((1U<<GLB_GPIO_INT_STAT1_LEN)-1)<<GLB_GPIO_INT_STAT1_POS)
#define GLB_GPIO_INT_STAT1_UMSK                                 (~(((1U<<GLB_GPIO_INT_STAT1_LEN)-1)<<GLB_GPIO_INT_STAT1_POS))

/* 0x1B0 : GPIO_INT_CLR1 */
#define GLB_GPIO_INT_CLR1_OFFSET                                (0x1B0)
#define GLB_REG_GPIO_INT_CLR1                                   GLB_REG_GPIO_INT_CLR1
#define GLB_REG_GPIO_INT_CLR1_POS                               (0U)
#define GLB_REG_GPIO_INT_CLR1_LEN                               (32U)
#define GLB_REG_GPIO_INT_CLR1_MSK                               (((1U<<GLB_REG_GPIO_INT_CLR1_LEN)-1)<<GLB_REG_GPIO_INT_CLR1_POS)
#define GLB_REG_GPIO_INT_CLR1_UMSK                              (~(((1U<<GLB_REG_GPIO_INT_CLR1_LEN)-1)<<GLB_REG_GPIO_INT_CLR1_POS))

/* 0x1C0 : GPIO_INT_MODE_SET1 */
#define GLB_GPIO_INT_MODE_SET1_OFFSET                           (0x1C0)
#define GLB_REG_GPIO_INT_MODE_SET1                              GLB_REG_GPIO_INT_MODE_SET1
#define GLB_REG_GPIO_INT_MODE_SET1_POS                          (0U)
#define GLB_REG_GPIO_INT_MODE_SET1_LEN                          (32U)
#define GLB_REG_GPIO_INT_MODE_SET1_MSK                          (((1U<<GLB_REG_GPIO_INT_MODE_SET1_LEN)-1)<<GLB_REG_GPIO_INT_MODE_SET1_POS)
#define GLB_REG_GPIO_INT_MODE_SET1_UMSK                         (~(((1U<<GLB_REG_GPIO_INT_MODE_SET1_LEN)-1)<<GLB_REG_GPIO_INT_MODE_SET1_POS))

/* 0x1C4 : GPIO_INT_MODE_SET2 */
#define GLB_GPIO_INT_MODE_SET2_OFFSET                           (0x1C4)
#define GLB_REG_GPIO_INT_MODE_SET2                              GLB_REG_GPIO_INT_MODE_SET2
#define GLB_REG_GPIO_INT_MODE_SET2_POS                          (0U)
#define GLB_REG_GPIO_INT_MODE_SET2_LEN                          (32U)
#define GLB_REG_GPIO_INT_MODE_SET2_MSK                          (((1U<<GLB_REG_GPIO_INT_MODE_SET2_LEN)-1)<<GLB_REG_GPIO_INT_MODE_SET2_POS)
#define GLB_REG_GPIO_INT_MODE_SET2_UMSK                         (~(((1U<<GLB_REG_GPIO_INT_MODE_SET2_LEN)-1)<<GLB_REG_GPIO_INT_MODE_SET2_POS))

/* 0x1C8 : GPIO_INT_MODE_SET3 */
#define GLB_GPIO_INT_MODE_SET3_OFFSET                           (0x1C8)
#define GLB_REG_GPIO_INT_MODE_SET3                              GLB_REG_GPIO_INT_MODE_SET3
#define GLB_REG_GPIO_INT_MODE_SET3_POS                          (0U)
#define GLB_REG_GPIO_INT_MODE_SET3_LEN                          (32U)
#define GLB_REG_GPIO_INT_MODE_SET3_MSK                          (((1U<<GLB_REG_GPIO_INT_MODE_SET3_LEN)-1)<<GLB_REG_GPIO_INT_MODE_SET3_POS)
#define GLB_REG_GPIO_INT_MODE_SET3_UMSK                         (~(((1U<<GLB_REG_GPIO_INT_MODE_SET3_LEN)-1)<<GLB_REG_GPIO_INT_MODE_SET3_POS))

/* 0x224 : led_driver */
#define GLB_LED_DRIVER_OFFSET                                   (0x224)
#define GLB_LED_DIN_REG                                         GLB_LED_DIN_REG
#define GLB_LED_DIN_REG_POS                                     (0U)
#define GLB_LED_DIN_REG_LEN                                     (1U)
#define GLB_LED_DIN_REG_MSK                                     (((1U<<GLB_LED_DIN_REG_LEN)-1)<<GLB_LED_DIN_REG_POS)
#define GLB_LED_DIN_REG_UMSK                                    (~(((1U<<GLB_LED_DIN_REG_LEN)-1)<<GLB_LED_DIN_REG_POS))
#define GLB_LED_DIN_SEL                                         GLB_LED_DIN_SEL
#define GLB_LED_DIN_SEL_POS                                     (1U)
#define GLB_LED_DIN_SEL_LEN                                     (1U)
#define GLB_LED_DIN_SEL_MSK                                     (((1U<<GLB_LED_DIN_SEL_LEN)-1)<<GLB_LED_DIN_SEL_POS)
#define GLB_LED_DIN_SEL_UMSK                                    (~(((1U<<GLB_LED_DIN_SEL_LEN)-1)<<GLB_LED_DIN_SEL_POS))
#define GLB_LED_DIN_POLARITY_SEL                                GLB_LED_DIN_POLARITY_SEL
#define GLB_LED_DIN_POLARITY_SEL_POS                            (2U)
#define GLB_LED_DIN_POLARITY_SEL_LEN                            (1U)
#define GLB_LED_DIN_POLARITY_SEL_MSK                            (((1U<<GLB_LED_DIN_POLARITY_SEL_LEN)-1)<<GLB_LED_DIN_POLARITY_SEL_POS)
#define GLB_LED_DIN_POLARITY_SEL_UMSK                           (~(((1U<<GLB_LED_DIN_POLARITY_SEL_LEN)-1)<<GLB_LED_DIN_POLARITY_SEL_POS))
#define GLB_LEDDRV_IBIAS                                        GLB_LEDDRV_IBIAS
#define GLB_LEDDRV_IBIAS_POS                                    (4U)
#define GLB_LEDDRV_IBIAS_LEN                                    (4U)
#define GLB_LEDDRV_IBIAS_MSK                                    (((1U<<GLB_LEDDRV_IBIAS_LEN)-1)<<GLB_LEDDRV_IBIAS_POS)
#define GLB_LEDDRV_IBIAS_UMSK                                   (~(((1U<<GLB_LEDDRV_IBIAS_LEN)-1)<<GLB_LEDDRV_IBIAS_POS))
#define GLB_IR_RX_GPIO_SEL                                      GLB_IR_RX_GPIO_SEL
#define GLB_IR_RX_GPIO_SEL_POS                                  (8U)
#define GLB_IR_RX_GPIO_SEL_LEN                                  (2U)
#define GLB_IR_RX_GPIO_SEL_MSK                                  (((1U<<GLB_IR_RX_GPIO_SEL_LEN)-1)<<GLB_IR_RX_GPIO_SEL_POS)
#define GLB_IR_RX_GPIO_SEL_UMSK                                 (~(((1U<<GLB_IR_RX_GPIO_SEL_LEN)-1)<<GLB_IR_RX_GPIO_SEL_POS))
#define GLB_PU_LEDDRV                                           GLB_PU_LEDDRV
#define GLB_PU_LEDDRV_POS                                       (31U)
#define GLB_PU_LEDDRV_LEN                                       (1U)
#define GLB_PU_LEDDRV_MSK                                       (((1U<<GLB_PU_LEDDRV_LEN)-1)<<GLB_PU_LEDDRV_POS)
#define GLB_PU_LEDDRV_UMSK                                      (~(((1U<<GLB_PU_LEDDRV_LEN)-1)<<GLB_PU_LEDDRV_POS))

/* 0x308 : gpdac_ctrl */
#define GLB_GPDAC_CTRL_OFFSET                                   (0x308)
#define GLB_GPDACA_RSTN_ANA                                     GLB_GPDACA_RSTN_ANA
#define GLB_GPDACA_RSTN_ANA_POS                                 (0U)
#define GLB_GPDACA_RSTN_ANA_LEN                                 (1U)
#define GLB_GPDACA_RSTN_ANA_MSK                                 (((1U<<GLB_GPDACA_RSTN_ANA_LEN)-1)<<GLB_GPDACA_RSTN_ANA_POS)
#define GLB_GPDACA_RSTN_ANA_UMSK                                (~(((1U<<GLB_GPDACA_RSTN_ANA_LEN)-1)<<GLB_GPDACA_RSTN_ANA_POS))
#define GLB_GPDACB_RSTN_ANA                                     GLB_GPDACB_RSTN_ANA
#define GLB_GPDACB_RSTN_ANA_POS                                 (1U)
#define GLB_GPDACB_RSTN_ANA_LEN                                 (1U)
#define GLB_GPDACB_RSTN_ANA_MSK                                 (((1U<<GLB_GPDACB_RSTN_ANA_LEN)-1)<<GLB_GPDACB_RSTN_ANA_POS)
#define GLB_GPDACB_RSTN_ANA_UMSK                                (~(((1U<<GLB_GPDACB_RSTN_ANA_LEN)-1)<<GLB_GPDACB_RSTN_ANA_POS))
#define GLB_GPDAC_TEST_EN                                       GLB_GPDAC_TEST_EN
#define GLB_GPDAC_TEST_EN_POS                                   (7U)
#define GLB_GPDAC_TEST_EN_LEN                                   (1U)
#define GLB_GPDAC_TEST_EN_MSK                                   (((1U<<GLB_GPDAC_TEST_EN_LEN)-1)<<GLB_GPDAC_TEST_EN_POS)
#define GLB_GPDAC_TEST_EN_UMSK                                  (~(((1U<<GLB_GPDAC_TEST_EN_LEN)-1)<<GLB_GPDAC_TEST_EN_POS))
#define GLB_GPDAC_REF_SEL                                       GLB_GPDAC_REF_SEL
#define GLB_GPDAC_REF_SEL_POS                                   (8U)
#define GLB_GPDAC_REF_SEL_LEN                                   (1U)
#define GLB_GPDAC_REF_SEL_MSK                                   (((1U<<GLB_GPDAC_REF_SEL_LEN)-1)<<GLB_GPDAC_REF_SEL_POS)
#define GLB_GPDAC_REF_SEL_UMSK                                  (~(((1U<<GLB_GPDAC_REF_SEL_LEN)-1)<<GLB_GPDAC_REF_SEL_POS))
#define GLB_GPDAC_TEST_SEL                                      GLB_GPDAC_TEST_SEL
#define GLB_GPDAC_TEST_SEL_POS                                  (9U)
#define GLB_GPDAC_TEST_SEL_LEN                                  (3U)
#define GLB_GPDAC_TEST_SEL_MSK                                  (((1U<<GLB_GPDAC_TEST_SEL_LEN)-1)<<GLB_GPDAC_TEST_SEL_POS)
#define GLB_GPDAC_TEST_SEL_UMSK                                 (~(((1U<<GLB_GPDAC_TEST_SEL_LEN)-1)<<GLB_GPDAC_TEST_SEL_POS))
#define GLB_GPDAC_RESERVED                                      GLB_GPDAC_RESERVED
#define GLB_GPDAC_RESERVED_POS                                  (24U)
#define GLB_GPDAC_RESERVED_LEN                                  (8U)
#define GLB_GPDAC_RESERVED_MSK                                  (((1U<<GLB_GPDAC_RESERVED_LEN)-1)<<GLB_GPDAC_RESERVED_POS)
#define GLB_GPDAC_RESERVED_UMSK                                 (~(((1U<<GLB_GPDAC_RESERVED_LEN)-1)<<GLB_GPDAC_RESERVED_POS))

/* 0x30C : gpdac_actrl */
#define GLB_GPDAC_ACTRL_OFFSET                                  (0x30C)
#define GLB_GPDAC_A_EN                                          GLB_GPDAC_A_EN
#define GLB_GPDAC_A_EN_POS                                      (0U)
#define GLB_GPDAC_A_EN_LEN                                      (1U)
#define GLB_GPDAC_A_EN_MSK                                      (((1U<<GLB_GPDAC_A_EN_LEN)-1)<<GLB_GPDAC_A_EN_POS)
#define GLB_GPDAC_A_EN_UMSK                                     (~(((1U<<GLB_GPDAC_A_EN_LEN)-1)<<GLB_GPDAC_A_EN_POS))
#define GLB_GPDAC_IOA_EN                                        GLB_GPDAC_IOA_EN
#define GLB_GPDAC_IOA_EN_POS                                    (1U)
#define GLB_GPDAC_IOA_EN_LEN                                    (1U)
#define GLB_GPDAC_IOA_EN_MSK                                    (((1U<<GLB_GPDAC_IOA_EN_LEN)-1)<<GLB_GPDAC_IOA_EN_POS)
#define GLB_GPDAC_IOA_EN_UMSK                                   (~(((1U<<GLB_GPDAC_IOA_EN_LEN)-1)<<GLB_GPDAC_IOA_EN_POS))
#define GLB_GPDAC_A_RNG                                         GLB_GPDAC_A_RNG
#define GLB_GPDAC_A_RNG_POS                                     (18U)
#define GLB_GPDAC_A_RNG_LEN                                     (2U)
#define GLB_GPDAC_A_RNG_MSK                                     (((1U<<GLB_GPDAC_A_RNG_LEN)-1)<<GLB_GPDAC_A_RNG_POS)
#define GLB_GPDAC_A_RNG_UMSK                                    (~(((1U<<GLB_GPDAC_A_RNG_LEN)-1)<<GLB_GPDAC_A_RNG_POS))
#define GLB_GPDAC_A_OUTMUX                                      GLB_GPDAC_A_OUTMUX
#define GLB_GPDAC_A_OUTMUX_POS                                  (20U)
#define GLB_GPDAC_A_OUTMUX_LEN                                  (3U)
#define GLB_GPDAC_A_OUTMUX_MSK                                  (((1U<<GLB_GPDAC_A_OUTMUX_LEN)-1)<<GLB_GPDAC_A_OUTMUX_POS)
#define GLB_GPDAC_A_OUTMUX_UMSK                                 (~(((1U<<GLB_GPDAC_A_OUTMUX_LEN)-1)<<GLB_GPDAC_A_OUTMUX_POS))

/* 0x310 : gpdac_bctrl */
#define GLB_GPDAC_BCTRL_OFFSET                                  (0x310)
#define GLB_GPDAC_B_EN                                          GLB_GPDAC_B_EN
#define GLB_GPDAC_B_EN_POS                                      (0U)
#define GLB_GPDAC_B_EN_LEN                                      (1U)
#define GLB_GPDAC_B_EN_MSK                                      (((1U<<GLB_GPDAC_B_EN_LEN)-1)<<GLB_GPDAC_B_EN_POS)
#define GLB_GPDAC_B_EN_UMSK                                     (~(((1U<<GLB_GPDAC_B_EN_LEN)-1)<<GLB_GPDAC_B_EN_POS))
#define GLB_GPDAC_IOB_EN                                        GLB_GPDAC_IOB_EN
#define GLB_GPDAC_IOB_EN_POS                                    (1U)
#define GLB_GPDAC_IOB_EN_LEN                                    (1U)
#define GLB_GPDAC_IOB_EN_MSK                                    (((1U<<GLB_GPDAC_IOB_EN_LEN)-1)<<GLB_GPDAC_IOB_EN_POS)
#define GLB_GPDAC_IOB_EN_UMSK                                   (~(((1U<<GLB_GPDAC_IOB_EN_LEN)-1)<<GLB_GPDAC_IOB_EN_POS))
#define GLB_GPDAC_B_RNG                                         GLB_GPDAC_B_RNG
#define GLB_GPDAC_B_RNG_POS                                     (18U)
#define GLB_GPDAC_B_RNG_LEN                                     (2U)
#define GLB_GPDAC_B_RNG_MSK                                     (((1U<<GLB_GPDAC_B_RNG_LEN)-1)<<GLB_GPDAC_B_RNG_POS)
#define GLB_GPDAC_B_RNG_UMSK                                    (~(((1U<<GLB_GPDAC_B_RNG_LEN)-1)<<GLB_GPDAC_B_RNG_POS))
#define GLB_GPDAC_B_OUTMUX                                      GLB_GPDAC_B_OUTMUX
#define GLB_GPDAC_B_OUTMUX_POS                                  (20U)
#define GLB_GPDAC_B_OUTMUX_LEN                                  (3U)
#define GLB_GPDAC_B_OUTMUX_MSK                                  (((1U<<GLB_GPDAC_B_OUTMUX_LEN)-1)<<GLB_GPDAC_B_OUTMUX_POS)
#define GLB_GPDAC_B_OUTMUX_UMSK                                 (~(((1U<<GLB_GPDAC_B_OUTMUX_LEN)-1)<<GLB_GPDAC_B_OUTMUX_POS))

/* 0x314 : gpdac_data */
#define GLB_GPDAC_DATA_OFFSET                                   (0x314)
#define GLB_GPDAC_B_DATA                                        GLB_GPDAC_B_DATA
#define GLB_GPDAC_B_DATA_POS                                    (0U)
#define GLB_GPDAC_B_DATA_LEN                                    (10U)
#define GLB_GPDAC_B_DATA_MSK                                    (((1U<<GLB_GPDAC_B_DATA_LEN)-1)<<GLB_GPDAC_B_DATA_POS)
#define GLB_GPDAC_B_DATA_UMSK                                   (~(((1U<<GLB_GPDAC_B_DATA_LEN)-1)<<GLB_GPDAC_B_DATA_POS))
#define GLB_GPDAC_A_DATA                                        GLB_GPDAC_A_DATA
#define GLB_GPDAC_A_DATA_POS                                    (16U)
#define GLB_GPDAC_A_DATA_LEN                                    (10U)
#define GLB_GPDAC_A_DATA_MSK                                    (((1U<<GLB_GPDAC_A_DATA_LEN)-1)<<GLB_GPDAC_A_DATA_POS)
#define GLB_GPDAC_A_DATA_UMSK                                   (~(((1U<<GLB_GPDAC_A_DATA_LEN)-1)<<GLB_GPDAC_A_DATA_POS))

/* 0xF00 : tzc_glb_ctrl_0 */
#define GLB_TZC_GLB_CTRL_0_OFFSET                               (0xF00)
#define GLB_TZC_GLB_SWRST_S00_LOCK                              GLB_TZC_GLB_SWRST_S00_LOCK
#define GLB_TZC_GLB_SWRST_S00_LOCK_POS                          (0U)
#define GLB_TZC_GLB_SWRST_S00_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S00_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S00_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S00_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S00_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S00_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S00_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S01_LOCK                              GLB_TZC_GLB_SWRST_S01_LOCK
#define GLB_TZC_GLB_SWRST_S01_LOCK_POS                          (1U)
#define GLB_TZC_GLB_SWRST_S01_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S01_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S01_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S01_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S01_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S01_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S01_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S30_LOCK                              GLB_TZC_GLB_SWRST_S30_LOCK
#define GLB_TZC_GLB_SWRST_S30_LOCK_POS                          (8U)
#define GLB_TZC_GLB_SWRST_S30_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S30_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S30_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S30_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S30_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S30_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S30_LOCK_POS))
#define GLB_TZC_GLB_CTRL_PWRON_RST_LOCK                         GLB_TZC_GLB_CTRL_PWRON_RST_LOCK
#define GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_POS                     (12U)
#define GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_LEN                     (1U)
#define GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_MSK                     (((1U<<GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_POS)
#define GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_UMSK                    (~(((1U<<GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_PWRON_RST_LOCK_POS))
#define GLB_TZC_GLB_CTRL_CPU_RESET_LOCK                         GLB_TZC_GLB_CTRL_CPU_RESET_LOCK
#define GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_POS                     (13U)
#define GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_LEN                     (1U)
#define GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_MSK                     (((1U<<GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_POS)
#define GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_UMSK                    (~(((1U<<GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_CPU_RESET_LOCK_POS))
#define GLB_TZC_GLB_CTRL_SYS_RESET_LOCK                         GLB_TZC_GLB_CTRL_SYS_RESET_LOCK
#define GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_POS                     (14U)
#define GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_LEN                     (1U)
#define GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_MSK                     (((1U<<GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_POS)
#define GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_UMSK                    (~(((1U<<GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_SYS_RESET_LOCK_POS))
#define GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK                        GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK
#define GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_POS                    (15U)
#define GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_LEN                    (1U)
#define GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_MSK                    (((1U<<GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_POS)
#define GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_UMSK                   (~(((1U<<GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_LEN)-1)<<GLB_TZC_GLB_CTRL_UNGATED_AP_LOCK_POS))
#define GLB_TZC_GLB_MISC_LOCK                                   GLB_TZC_GLB_MISC_LOCK
#define GLB_TZC_GLB_MISC_LOCK_POS                               (25U)
#define GLB_TZC_GLB_MISC_LOCK_LEN                               (1U)
#define GLB_TZC_GLB_MISC_LOCK_MSK                               (((1U<<GLB_TZC_GLB_MISC_LOCK_LEN)-1)<<GLB_TZC_GLB_MISC_LOCK_POS)
#define GLB_TZC_GLB_MISC_LOCK_UMSK                              (~(((1U<<GLB_TZC_GLB_MISC_LOCK_LEN)-1)<<GLB_TZC_GLB_MISC_LOCK_POS))
#define GLB_TZC_GLB_SRAM_LOCK                                   GLB_TZC_GLB_SRAM_LOCK
#define GLB_TZC_GLB_SRAM_LOCK_POS                               (26U)
#define GLB_TZC_GLB_SRAM_LOCK_LEN                               (1U)
#define GLB_TZC_GLB_SRAM_LOCK_MSK                               (((1U<<GLB_TZC_GLB_SRAM_LOCK_LEN)-1)<<GLB_TZC_GLB_SRAM_LOCK_POS)
#define GLB_TZC_GLB_SRAM_LOCK_UMSK                              (~(((1U<<GLB_TZC_GLB_SRAM_LOCK_LEN)-1)<<GLB_TZC_GLB_SRAM_LOCK_POS))
#define GLB_TZC_GLB_L2C_LOCK                                    GLB_TZC_GLB_L2C_LOCK
#define GLB_TZC_GLB_L2C_LOCK_POS                                (27U)
#define GLB_TZC_GLB_L2C_LOCK_LEN                                (1U)
#define GLB_TZC_GLB_L2C_LOCK_MSK                                (((1U<<GLB_TZC_GLB_L2C_LOCK_LEN)-1)<<GLB_TZC_GLB_L2C_LOCK_POS)
#define GLB_TZC_GLB_L2C_LOCK_UMSK                               (~(((1U<<GLB_TZC_GLB_L2C_LOCK_LEN)-1)<<GLB_TZC_GLB_L2C_LOCK_POS))
#define GLB_TZC_GLB_BMX_LOCK                                    GLB_TZC_GLB_BMX_LOCK
#define GLB_TZC_GLB_BMX_LOCK_POS                                (28U)
#define GLB_TZC_GLB_BMX_LOCK_LEN                                (1U)
#define GLB_TZC_GLB_BMX_LOCK_MSK                                (((1U<<GLB_TZC_GLB_BMX_LOCK_LEN)-1)<<GLB_TZC_GLB_BMX_LOCK_POS)
#define GLB_TZC_GLB_BMX_LOCK_UMSK                               (~(((1U<<GLB_TZC_GLB_BMX_LOCK_LEN)-1)<<GLB_TZC_GLB_BMX_LOCK_POS))
#define GLB_TZC_GLB_DBG_LOCK                                    GLB_TZC_GLB_DBG_LOCK
#define GLB_TZC_GLB_DBG_LOCK_POS                                (29U)
#define GLB_TZC_GLB_DBG_LOCK_LEN                                (1U)
#define GLB_TZC_GLB_DBG_LOCK_MSK                                (((1U<<GLB_TZC_GLB_DBG_LOCK_LEN)-1)<<GLB_TZC_GLB_DBG_LOCK_POS)
#define GLB_TZC_GLB_DBG_LOCK_UMSK                               (~(((1U<<GLB_TZC_GLB_DBG_LOCK_LEN)-1)<<GLB_TZC_GLB_DBG_LOCK_POS))
#define GLB_TZC_GLB_MBIST_LOCK                                  GLB_TZC_GLB_MBIST_LOCK
#define GLB_TZC_GLB_MBIST_LOCK_POS                              (30U)
#define GLB_TZC_GLB_MBIST_LOCK_LEN                              (1U)
#define GLB_TZC_GLB_MBIST_LOCK_MSK                              (((1U<<GLB_TZC_GLB_MBIST_LOCK_LEN)-1)<<GLB_TZC_GLB_MBIST_LOCK_POS)
#define GLB_TZC_GLB_MBIST_LOCK_UMSK                             (~(((1U<<GLB_TZC_GLB_MBIST_LOCK_LEN)-1)<<GLB_TZC_GLB_MBIST_LOCK_POS))
#define GLB_TZC_GLB_CLK_LOCK                                    GLB_TZC_GLB_CLK_LOCK
#define GLB_TZC_GLB_CLK_LOCK_POS                                (31U)
#define GLB_TZC_GLB_CLK_LOCK_LEN                                (1U)
#define GLB_TZC_GLB_CLK_LOCK_MSK                                (((1U<<GLB_TZC_GLB_CLK_LOCK_LEN)-1)<<GLB_TZC_GLB_CLK_LOCK_POS)
#define GLB_TZC_GLB_CLK_LOCK_UMSK                               (~(((1U<<GLB_TZC_GLB_CLK_LOCK_LEN)-1)<<GLB_TZC_GLB_CLK_LOCK_POS))

/* 0xF04 : tzc_glb_ctrl_1 */
#define GLB_TZC_GLB_CTRL_1_OFFSET                               (0xF04)
#define GLB_TZC_GLB_SWRST_S20_LOCK                              GLB_TZC_GLB_SWRST_S20_LOCK
#define GLB_TZC_GLB_SWRST_S20_LOCK_POS                          (0U)
#define GLB_TZC_GLB_SWRST_S20_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S20_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S20_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S20_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S20_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S20_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S20_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S21_LOCK                              GLB_TZC_GLB_SWRST_S21_LOCK
#define GLB_TZC_GLB_SWRST_S21_LOCK_POS                          (1U)
#define GLB_TZC_GLB_SWRST_S21_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S21_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S21_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S21_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S21_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S21_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S21_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S22_LOCK                              GLB_TZC_GLB_SWRST_S22_LOCK
#define GLB_TZC_GLB_SWRST_S22_LOCK_POS                          (2U)
#define GLB_TZC_GLB_SWRST_S22_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S22_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S22_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S22_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S22_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S22_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S22_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S23_LOCK                              GLB_TZC_GLB_SWRST_S23_LOCK
#define GLB_TZC_GLB_SWRST_S23_LOCK_POS                          (3U)
#define GLB_TZC_GLB_SWRST_S23_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S23_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S23_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S23_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S23_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S23_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S23_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S24_LOCK                              GLB_TZC_GLB_SWRST_S24_LOCK
#define GLB_TZC_GLB_SWRST_S24_LOCK_POS                          (4U)
#define GLB_TZC_GLB_SWRST_S24_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S24_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S24_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S24_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S24_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S24_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S24_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S25_LOCK                              GLB_TZC_GLB_SWRST_S25_LOCK
#define GLB_TZC_GLB_SWRST_S25_LOCK_POS                          (5U)
#define GLB_TZC_GLB_SWRST_S25_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S25_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S25_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S25_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S25_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S25_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S25_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S26_LOCK                              GLB_TZC_GLB_SWRST_S26_LOCK
#define GLB_TZC_GLB_SWRST_S26_LOCK_POS                          (6U)
#define GLB_TZC_GLB_SWRST_S26_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S26_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S26_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S26_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S26_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S26_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S26_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S27_LOCK                              GLB_TZC_GLB_SWRST_S27_LOCK
#define GLB_TZC_GLB_SWRST_S27_LOCK_POS                          (7U)
#define GLB_TZC_GLB_SWRST_S27_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S27_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S27_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S27_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S27_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S27_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S27_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S28_LOCK                              GLB_TZC_GLB_SWRST_S28_LOCK
#define GLB_TZC_GLB_SWRST_S28_LOCK_POS                          (8U)
#define GLB_TZC_GLB_SWRST_S28_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S28_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S28_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S28_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S28_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S28_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S28_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S29_LOCK                              GLB_TZC_GLB_SWRST_S29_LOCK
#define GLB_TZC_GLB_SWRST_S29_LOCK_POS                          (9U)
#define GLB_TZC_GLB_SWRST_S29_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S29_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S29_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S29_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S29_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S29_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S29_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S2A_LOCK                              GLB_TZC_GLB_SWRST_S2A_LOCK
#define GLB_TZC_GLB_SWRST_S2A_LOCK_POS                          (10U)
#define GLB_TZC_GLB_SWRST_S2A_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S2A_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S2A_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2A_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S2A_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S2A_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2A_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S2B_LOCK                              GLB_TZC_GLB_SWRST_S2B_LOCK
#define GLB_TZC_GLB_SWRST_S2B_LOCK_POS                          (11U)
#define GLB_TZC_GLB_SWRST_S2B_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S2B_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S2B_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2B_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S2B_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S2B_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2B_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S2C_LOCK                              GLB_TZC_GLB_SWRST_S2C_LOCK
#define GLB_TZC_GLB_SWRST_S2C_LOCK_POS                          (12U)
#define GLB_TZC_GLB_SWRST_S2C_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S2C_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S2C_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2C_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S2C_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S2C_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2C_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S2D_LOCK                              GLB_TZC_GLB_SWRST_S2D_LOCK
#define GLB_TZC_GLB_SWRST_S2D_LOCK_POS                          (13U)
#define GLB_TZC_GLB_SWRST_S2D_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S2D_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S2D_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2D_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S2D_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S2D_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2D_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S2E_LOCK                              GLB_TZC_GLB_SWRST_S2E_LOCK
#define GLB_TZC_GLB_SWRST_S2E_LOCK_POS                          (14U)
#define GLB_TZC_GLB_SWRST_S2E_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S2E_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S2E_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2E_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S2E_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S2E_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2E_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S2F_LOCK                              GLB_TZC_GLB_SWRST_S2F_LOCK
#define GLB_TZC_GLB_SWRST_S2F_LOCK_POS                          (15U)
#define GLB_TZC_GLB_SWRST_S2F_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S2F_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S2F_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2F_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S2F_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S2F_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S2F_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S10_LOCK                              GLB_TZC_GLB_SWRST_S10_LOCK
#define GLB_TZC_GLB_SWRST_S10_LOCK_POS                          (16U)
#define GLB_TZC_GLB_SWRST_S10_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S10_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S10_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S10_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S10_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S10_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S10_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S11_LOCK                              GLB_TZC_GLB_SWRST_S11_LOCK
#define GLB_TZC_GLB_SWRST_S11_LOCK_POS                          (17U)
#define GLB_TZC_GLB_SWRST_S11_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S11_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S11_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S11_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S11_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S11_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S11_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S12_LOCK                              GLB_TZC_GLB_SWRST_S12_LOCK
#define GLB_TZC_GLB_SWRST_S12_LOCK_POS                          (18U)
#define GLB_TZC_GLB_SWRST_S12_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S12_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S12_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S12_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S12_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S12_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S12_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S13_LOCK                              GLB_TZC_GLB_SWRST_S13_LOCK
#define GLB_TZC_GLB_SWRST_S13_LOCK_POS                          (19U)
#define GLB_TZC_GLB_SWRST_S13_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S13_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S13_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S13_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S13_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S13_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S13_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S14_LOCK                              GLB_TZC_GLB_SWRST_S14_LOCK
#define GLB_TZC_GLB_SWRST_S14_LOCK_POS                          (20U)
#define GLB_TZC_GLB_SWRST_S14_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S14_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S14_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S14_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S14_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S14_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S14_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S15_LOCK                              GLB_TZC_GLB_SWRST_S15_LOCK
#define GLB_TZC_GLB_SWRST_S15_LOCK_POS                          (21U)
#define GLB_TZC_GLB_SWRST_S15_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S15_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S15_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S15_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S15_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S15_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S15_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S16_LOCK                              GLB_TZC_GLB_SWRST_S16_LOCK
#define GLB_TZC_GLB_SWRST_S16_LOCK_POS                          (22U)
#define GLB_TZC_GLB_SWRST_S16_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S16_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S16_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S16_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S16_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S16_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S16_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S17_LOCK                              GLB_TZC_GLB_SWRST_S17_LOCK
#define GLB_TZC_GLB_SWRST_S17_LOCK_POS                          (23U)
#define GLB_TZC_GLB_SWRST_S17_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S17_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S17_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S17_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S17_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S17_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S17_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S18_LOCK                              GLB_TZC_GLB_SWRST_S18_LOCK
#define GLB_TZC_GLB_SWRST_S18_LOCK_POS                          (24U)
#define GLB_TZC_GLB_SWRST_S18_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S18_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S18_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S18_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S18_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S18_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S18_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S19_LOCK                              GLB_TZC_GLB_SWRST_S19_LOCK
#define GLB_TZC_GLB_SWRST_S19_LOCK_POS                          (25U)
#define GLB_TZC_GLB_SWRST_S19_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S19_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S19_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S19_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S19_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S19_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S19_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S1A_LOCK                              GLB_TZC_GLB_SWRST_S1A_LOCK
#define GLB_TZC_GLB_SWRST_S1A_LOCK_POS                          (26U)
#define GLB_TZC_GLB_SWRST_S1A_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S1A_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S1A_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1A_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S1A_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S1A_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1A_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S1B_LOCK                              GLB_TZC_GLB_SWRST_S1B_LOCK
#define GLB_TZC_GLB_SWRST_S1B_LOCK_POS                          (27U)
#define GLB_TZC_GLB_SWRST_S1B_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S1B_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S1B_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1B_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S1B_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S1B_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1B_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S1C_LOCK                              GLB_TZC_GLB_SWRST_S1C_LOCK
#define GLB_TZC_GLB_SWRST_S1C_LOCK_POS                          (28U)
#define GLB_TZC_GLB_SWRST_S1C_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S1C_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S1C_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1C_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S1C_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S1C_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1C_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S1D_LOCK                              GLB_TZC_GLB_SWRST_S1D_LOCK
#define GLB_TZC_GLB_SWRST_S1D_LOCK_POS                          (29U)
#define GLB_TZC_GLB_SWRST_S1D_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S1D_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S1D_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1D_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S1D_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S1D_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1D_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S1E_LOCK                              GLB_TZC_GLB_SWRST_S1E_LOCK
#define GLB_TZC_GLB_SWRST_S1E_LOCK_POS                          (30U)
#define GLB_TZC_GLB_SWRST_S1E_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S1E_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S1E_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1E_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S1E_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S1E_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1E_LOCK_POS))
#define GLB_TZC_GLB_SWRST_S1F_LOCK                              GLB_TZC_GLB_SWRST_S1F_LOCK
#define GLB_TZC_GLB_SWRST_S1F_LOCK_POS                          (31U)
#define GLB_TZC_GLB_SWRST_S1F_LOCK_LEN                          (1U)
#define GLB_TZC_GLB_SWRST_S1F_LOCK_MSK                          (((1U<<GLB_TZC_GLB_SWRST_S1F_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1F_LOCK_POS)
#define GLB_TZC_GLB_SWRST_S1F_LOCK_UMSK                         (~(((1U<<GLB_TZC_GLB_SWRST_S1F_LOCK_LEN)-1)<<GLB_TZC_GLB_SWRST_S1F_LOCK_POS))

/* 0xF08 : tzc_glb_ctrl_2 */
#define GLB_TZC_GLB_CTRL_2_OFFSET                               (0xF08)
#define GLB_TZC_GLB_GPIO_0_LOCK                                 GLB_TZC_GLB_GPIO_0_LOCK
#define GLB_TZC_GLB_GPIO_0_LOCK_POS                             (0U)
#define GLB_TZC_GLB_GPIO_0_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_0_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_0_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_0_LOCK_POS)
#define GLB_TZC_GLB_GPIO_0_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_0_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_0_LOCK_POS))
#define GLB_TZC_GLB_GPIO_1_LOCK                                 GLB_TZC_GLB_GPIO_1_LOCK
#define GLB_TZC_GLB_GPIO_1_LOCK_POS                             (1U)
#define GLB_TZC_GLB_GPIO_1_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_1_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_1_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_1_LOCK_POS)
#define GLB_TZC_GLB_GPIO_1_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_1_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_1_LOCK_POS))
#define GLB_TZC_GLB_GPIO_2_LOCK                                 GLB_TZC_GLB_GPIO_2_LOCK
#define GLB_TZC_GLB_GPIO_2_LOCK_POS                             (2U)
#define GLB_TZC_GLB_GPIO_2_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_2_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_2_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_2_LOCK_POS)
#define GLB_TZC_GLB_GPIO_2_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_2_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_2_LOCK_POS))
#define GLB_TZC_GLB_GPIO_3_LOCK                                 GLB_TZC_GLB_GPIO_3_LOCK
#define GLB_TZC_GLB_GPIO_3_LOCK_POS                             (3U)
#define GLB_TZC_GLB_GPIO_3_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_3_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_3_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_3_LOCK_POS)
#define GLB_TZC_GLB_GPIO_3_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_3_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_3_LOCK_POS))
#define GLB_TZC_GLB_GPIO_4_LOCK                                 GLB_TZC_GLB_GPIO_4_LOCK
#define GLB_TZC_GLB_GPIO_4_LOCK_POS                             (4U)
#define GLB_TZC_GLB_GPIO_4_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_4_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_4_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_4_LOCK_POS)
#define GLB_TZC_GLB_GPIO_4_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_4_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_4_LOCK_POS))
#define GLB_TZC_GLB_GPIO_5_LOCK                                 GLB_TZC_GLB_GPIO_5_LOCK
#define GLB_TZC_GLB_GPIO_5_LOCK_POS                             (5U)
#define GLB_TZC_GLB_GPIO_5_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_5_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_5_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_5_LOCK_POS)
#define GLB_TZC_GLB_GPIO_5_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_5_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_5_LOCK_POS))
#define GLB_TZC_GLB_GPIO_6_LOCK                                 GLB_TZC_GLB_GPIO_6_LOCK
#define GLB_TZC_GLB_GPIO_6_LOCK_POS                             (6U)
#define GLB_TZC_GLB_GPIO_6_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_6_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_6_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_6_LOCK_POS)
#define GLB_TZC_GLB_GPIO_6_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_6_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_6_LOCK_POS))
#define GLB_TZC_GLB_GPIO_7_LOCK                                 GLB_TZC_GLB_GPIO_7_LOCK
#define GLB_TZC_GLB_GPIO_7_LOCK_POS                             (7U)
#define GLB_TZC_GLB_GPIO_7_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_7_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_7_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_7_LOCK_POS)
#define GLB_TZC_GLB_GPIO_7_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_7_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_7_LOCK_POS))
#define GLB_TZC_GLB_GPIO_8_LOCK                                 GLB_TZC_GLB_GPIO_8_LOCK
#define GLB_TZC_GLB_GPIO_8_LOCK_POS                             (8U)
#define GLB_TZC_GLB_GPIO_8_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_8_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_8_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_8_LOCK_POS)
#define GLB_TZC_GLB_GPIO_8_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_8_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_8_LOCK_POS))
#define GLB_TZC_GLB_GPIO_9_LOCK                                 GLB_TZC_GLB_GPIO_9_LOCK
#define GLB_TZC_GLB_GPIO_9_LOCK_POS                             (9U)
#define GLB_TZC_GLB_GPIO_9_LOCK_LEN                             (1U)
#define GLB_TZC_GLB_GPIO_9_LOCK_MSK                             (((1U<<GLB_TZC_GLB_GPIO_9_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_9_LOCK_POS)
#define GLB_TZC_GLB_GPIO_9_LOCK_UMSK                            (~(((1U<<GLB_TZC_GLB_GPIO_9_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_9_LOCK_POS))
#define GLB_TZC_GLB_GPIO_10_LOCK                                GLB_TZC_GLB_GPIO_10_LOCK
#define GLB_TZC_GLB_GPIO_10_LOCK_POS                            (10U)
#define GLB_TZC_GLB_GPIO_10_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_10_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_10_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_10_LOCK_POS)
#define GLB_TZC_GLB_GPIO_10_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_10_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_10_LOCK_POS))
#define GLB_TZC_GLB_GPIO_11_LOCK                                GLB_TZC_GLB_GPIO_11_LOCK
#define GLB_TZC_GLB_GPIO_11_LOCK_POS                            (11U)
#define GLB_TZC_GLB_GPIO_11_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_11_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_11_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_11_LOCK_POS)
#define GLB_TZC_GLB_GPIO_11_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_11_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_11_LOCK_POS))
#define GLB_TZC_GLB_GPIO_12_LOCK                                GLB_TZC_GLB_GPIO_12_LOCK
#define GLB_TZC_GLB_GPIO_12_LOCK_POS                            (12U)
#define GLB_TZC_GLB_GPIO_12_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_12_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_12_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_12_LOCK_POS)
#define GLB_TZC_GLB_GPIO_12_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_12_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_12_LOCK_POS))
#define GLB_TZC_GLB_GPIO_13_LOCK                                GLB_TZC_GLB_GPIO_13_LOCK
#define GLB_TZC_GLB_GPIO_13_LOCK_POS                            (13U)
#define GLB_TZC_GLB_GPIO_13_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_13_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_13_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_13_LOCK_POS)
#define GLB_TZC_GLB_GPIO_13_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_13_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_13_LOCK_POS))
#define GLB_TZC_GLB_GPIO_14_LOCK                                GLB_TZC_GLB_GPIO_14_LOCK
#define GLB_TZC_GLB_GPIO_14_LOCK_POS                            (14U)
#define GLB_TZC_GLB_GPIO_14_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_14_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_14_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_14_LOCK_POS)
#define GLB_TZC_GLB_GPIO_14_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_14_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_14_LOCK_POS))
#define GLB_TZC_GLB_GPIO_15_LOCK                                GLB_TZC_GLB_GPIO_15_LOCK
#define GLB_TZC_GLB_GPIO_15_LOCK_POS                            (15U)
#define GLB_TZC_GLB_GPIO_15_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_15_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_15_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_15_LOCK_POS)
#define GLB_TZC_GLB_GPIO_15_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_15_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_15_LOCK_POS))
#define GLB_TZC_GLB_GPIO_16_LOCK                                GLB_TZC_GLB_GPIO_16_LOCK
#define GLB_TZC_GLB_GPIO_16_LOCK_POS                            (16U)
#define GLB_TZC_GLB_GPIO_16_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_16_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_16_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_16_LOCK_POS)
#define GLB_TZC_GLB_GPIO_16_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_16_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_16_LOCK_POS))
#define GLB_TZC_GLB_GPIO_17_LOCK                                GLB_TZC_GLB_GPIO_17_LOCK
#define GLB_TZC_GLB_GPIO_17_LOCK_POS                            (17U)
#define GLB_TZC_GLB_GPIO_17_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_17_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_17_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_17_LOCK_POS)
#define GLB_TZC_GLB_GPIO_17_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_17_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_17_LOCK_POS))
#define GLB_TZC_GLB_GPIO_18_LOCK                                GLB_TZC_GLB_GPIO_18_LOCK
#define GLB_TZC_GLB_GPIO_18_LOCK_POS                            (18U)
#define GLB_TZC_GLB_GPIO_18_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_18_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_18_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_18_LOCK_POS)
#define GLB_TZC_GLB_GPIO_18_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_18_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_18_LOCK_POS))
#define GLB_TZC_GLB_GPIO_19_LOCK                                GLB_TZC_GLB_GPIO_19_LOCK
#define GLB_TZC_GLB_GPIO_19_LOCK_POS                            (19U)
#define GLB_TZC_GLB_GPIO_19_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_19_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_19_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_19_LOCK_POS)
#define GLB_TZC_GLB_GPIO_19_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_19_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_19_LOCK_POS))
#define GLB_TZC_GLB_GPIO_20_LOCK                                GLB_TZC_GLB_GPIO_20_LOCK
#define GLB_TZC_GLB_GPIO_20_LOCK_POS                            (20U)
#define GLB_TZC_GLB_GPIO_20_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_20_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_20_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_20_LOCK_POS)
#define GLB_TZC_GLB_GPIO_20_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_20_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_20_LOCK_POS))
#define GLB_TZC_GLB_GPIO_21_LOCK                                GLB_TZC_GLB_GPIO_21_LOCK
#define GLB_TZC_GLB_GPIO_21_LOCK_POS                            (21U)
#define GLB_TZC_GLB_GPIO_21_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_21_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_21_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_21_LOCK_POS)
#define GLB_TZC_GLB_GPIO_21_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_21_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_21_LOCK_POS))
#define GLB_TZC_GLB_GPIO_22_LOCK                                GLB_TZC_GLB_GPIO_22_LOCK
#define GLB_TZC_GLB_GPIO_22_LOCK_POS                            (22U)
#define GLB_TZC_GLB_GPIO_22_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_22_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_22_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_22_LOCK_POS)
#define GLB_TZC_GLB_GPIO_22_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_22_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_22_LOCK_POS))
#define GLB_TZC_GLB_GPIO_23_LOCK                                GLB_TZC_GLB_GPIO_23_LOCK
#define GLB_TZC_GLB_GPIO_23_LOCK_POS                            (23U)
#define GLB_TZC_GLB_GPIO_23_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_23_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_23_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_23_LOCK_POS)
#define GLB_TZC_GLB_GPIO_23_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_23_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_23_LOCK_POS))
#define GLB_TZC_GLB_GPIO_24_LOCK                                GLB_TZC_GLB_GPIO_24_LOCK
#define GLB_TZC_GLB_GPIO_24_LOCK_POS                            (24U)
#define GLB_TZC_GLB_GPIO_24_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_24_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_24_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_24_LOCK_POS)
#define GLB_TZC_GLB_GPIO_24_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_24_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_24_LOCK_POS))
#define GLB_TZC_GLB_GPIO_25_LOCK                                GLB_TZC_GLB_GPIO_25_LOCK
#define GLB_TZC_GLB_GPIO_25_LOCK_POS                            (25U)
#define GLB_TZC_GLB_GPIO_25_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_25_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_25_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_25_LOCK_POS)
#define GLB_TZC_GLB_GPIO_25_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_25_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_25_LOCK_POS))
#define GLB_TZC_GLB_GPIO_26_LOCK                                GLB_TZC_GLB_GPIO_26_LOCK
#define GLB_TZC_GLB_GPIO_26_LOCK_POS                            (26U)
#define GLB_TZC_GLB_GPIO_26_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_26_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_26_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_26_LOCK_POS)
#define GLB_TZC_GLB_GPIO_26_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_26_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_26_LOCK_POS))
#define GLB_TZC_GLB_GPIO_27_LOCK                                GLB_TZC_GLB_GPIO_27_LOCK
#define GLB_TZC_GLB_GPIO_27_LOCK_POS                            (27U)
#define GLB_TZC_GLB_GPIO_27_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_27_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_27_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_27_LOCK_POS)
#define GLB_TZC_GLB_GPIO_27_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_27_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_27_LOCK_POS))
#define GLB_TZC_GLB_GPIO_28_LOCK                                GLB_TZC_GLB_GPIO_28_LOCK
#define GLB_TZC_GLB_GPIO_28_LOCK_POS                            (28U)
#define GLB_TZC_GLB_GPIO_28_LOCK_LEN                            (1U)
#define GLB_TZC_GLB_GPIO_28_LOCK_MSK                            (((1U<<GLB_TZC_GLB_GPIO_28_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_28_LOCK_POS)
#define GLB_TZC_GLB_GPIO_28_LOCK_UMSK                           (~(((1U<<GLB_TZC_GLB_GPIO_28_LOCK_LEN)-1)<<GLB_TZC_GLB_GPIO_28_LOCK_POS))

/* 0xF0C : tzc_glb_ctrl_3 */
#define GLB_TZC_GLB_CTRL_3_OFFSET                               (0xF0C)


struct  glb_reg {
    /* 0x0 : clk_cfg0 */
    union {
        struct {
            uint32_t reg_pll_en                     :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_fclk_en                    :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_hclk_en                    :  1; /* [    2],        r/w,        0x1 */
            uint32_t reg_bclk_en                    :  1; /* [    3],        r/w,        0x1 */
            uint32_t reg_pll_sel                    :  2; /* [ 5: 4],        r/w,        0x0 */
            uint32_t hbn_root_clk_sel               :  2; /* [ 7: 6],          r,        0x0 */
            uint32_t reg_hclk_div                   :  8; /* [15: 8],        r/w,        0x0 */
            uint32_t reg_bclk_div                   :  8; /* [23:16],        r/w,        0x0 */
            uint32_t fclk_sw_state                  :  3; /* [26:24],          r,        0x0 */
            uint32_t chip_rdy                       :  1; /* [   27],          r,        0x0 */
            uint32_t glb_id                         :  4; /* [31:28],          r,        0x6 */
        }BF;
        uint32_t WORD;
    } clk_cfg0;

    /* 0x4 : clk_cfg1 */
    union {
        struct {
            uint32_t wifi_mac_core_div              :  4; /* [ 3: 0],        r/w,        0x1 */
            uint32_t wifi_mac_wt_div                :  4; /* [ 7: 4],        r/w,        0x0 */
            uint32_t reserved_8_15                  :  8; /* [15: 8],       rsvd,        0x0 */
            uint32_t ble_clk_sel                    :  6; /* [21:16],        r/w,       0x10 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t ble_en                         :  1; /* [   24],        r/w,        0x1 */
            uint32_t reserved_25_31                 :  7; /* [31:25],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } clk_cfg1;

    /* 0x8 : clk_cfg2 */
    union {
        struct {
            uint32_t uart_clk_div                   :  3; /* [ 2: 0],        r/w,        0x7 */
            uint32_t reserved_3                     :  1; /* [    3],       rsvd,        0x0 */
            uint32_t uart_clk_en                    :  1; /* [    4],        r/w,        0x1 */
            uint32_t reserved_5_6                   :  2; /* [ 6: 5],       rsvd,        0x0 */
            uint32_t hbn_uart_clk_sel               :  1; /* [    7],          r,        0x0 */
            uint32_t sf_clk_div                     :  3; /* [10: 8],        r/w,        0x3 */
            uint32_t sf_clk_en                      :  1; /* [   11],        r/w,        0x1 */
            uint32_t sf_clk_sel                     :  2; /* [13:12],        r/w,        0x2 */
            uint32_t sf_clk_sel2                    :  2; /* [15:14],        r/w,        0x0 */
            uint32_t ir_clk_div                     :  6; /* [21:16],        r/w,        0xf */
            uint32_t reserved_22                    :  1; /* [   22],       rsvd,        0x0 */
            uint32_t ir_clk_en                      :  1; /* [   23],        r/w,        0x1 */
            uint32_t dma_clk_en                     :  8; /* [31:24],        r/w,       0xff */
        }BF;
        uint32_t WORD;
    } clk_cfg2;

    /* 0xC : clk_cfg3 */
    union {
        struct {
            uint32_t spi_clk_div                    :  5; /* [ 4: 0],        r/w,        0x3 */
            uint32_t reserved_5_7                   :  3; /* [ 7: 5],       rsvd,        0x0 */
            uint32_t spi_clk_en                     :  1; /* [    8],        r/w,        0x1 */
            uint32_t reserved_9_15                  :  7; /* [15: 9],       rsvd,        0x0 */
            uint32_t i2c_clk_div                    :  8; /* [23:16],        r/w,       0xff */
            uint32_t i2c_clk_en                     :  1; /* [   24],        r/w,        0x1 */
            uint32_t reserved_25_31                 :  7; /* [31:25],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } clk_cfg3;

    /* 0x10 : swrst_cfg0 */
    union {
        struct {
            uint32_t swrst_s00                      :  1; /* [    0],        r/w,        0x0 */
            uint32_t swrst_s01                      :  1; /* [    1],        r/w,        0x0 */
            uint32_t reserved_2_3                   :  2; /* [ 3: 2],       rsvd,        0x0 */
            uint32_t swrst_s20                      :  1; /* [    4],        r/w,        0x0 */
            uint32_t reserved_5_7                   :  3; /* [ 7: 5],       rsvd,        0x0 */
            uint32_t swrst_s30                      :  1; /* [    8],        r/w,        0x0 */
            uint32_t reserved_9_31                  : 23; /* [31: 9],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } swrst_cfg0;

    /* 0x14 : swrst_cfg1 */
    union {
        struct {
            uint32_t swrst_s10                      :  1; /* [    0],        r/w,        0x0 */
            uint32_t swrst_s11                      :  1; /* [    1],        r/w,        0x0 */
            uint32_t swrst_s12                      :  1; /* [    2],        r/w,        0x0 */
            uint32_t swrst_s13                      :  1; /* [    3],        r/w,        0x0 */
            uint32_t swrst_s14                      :  1; /* [    4],        r/w,        0x0 */
            uint32_t swrst_s15                      :  1; /* [    5],        r/w,        0x0 */
            uint32_t swrst_s16                      :  1; /* [    6],        r/w,        0x0 */
            uint32_t swrst_s17                      :  1; /* [    7],        r/w,        0x0 */
            uint32_t swrst_s18                      :  1; /* [    8],        r/w,        0x0 */
            uint32_t swrst_s19                      :  1; /* [    9],        r/w,        0x0 */
            uint32_t swrst_s1a                      :  1; /* [   10],        r/w,        0x0 */
            uint32_t swrst_s1b                      :  1; /* [   11],        r/w,        0x0 */
            uint32_t swrst_s1c                      :  1; /* [   12],        r/w,        0x0 */
            uint32_t swrst_s1d                      :  1; /* [   13],        r/w,        0x0 */
            uint32_t swrst_s1e                      :  1; /* [   14],        r/w,        0x0 */
            uint32_t swrst_s1f                      :  1; /* [   15],        r/w,        0x0 */
            uint32_t swrst_s1a0                     :  1; /* [   16],        r/w,        0x0 */
            uint32_t swrst_s1a1                     :  1; /* [   17],        r/w,        0x0 */
            uint32_t swrst_s1a2                     :  1; /* [   18],        r/w,        0x0 */
            uint32_t swrst_s1a3                     :  1; /* [   19],        r/w,        0x0 */
            uint32_t swrst_s1a4                     :  1; /* [   20],        r/w,        0x0 */
            uint32_t swrst_s1a5                     :  1; /* [   21],        r/w,        0x0 */
            uint32_t swrst_s1a6                     :  1; /* [   22],        r/w,        0x0 */
            uint32_t swrst_s1a7                     :  1; /* [   23],        r/w,        0x0 */
            uint32_t reserved_24_31                 :  8; /* [31:24],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } swrst_cfg1;

    /* 0x18 : swrst_cfg2 */
    union {
        struct {
            uint32_t reg_ctrl_pwron_rst             :  1; /* [    0],        r/w,        0x0 */
            uint32_t reg_ctrl_cpu_reset             :  1; /* [    1],        r/w,        0x0 */
            uint32_t reg_ctrl_sys_reset             :  1; /* [    2],        r/w,        0x0 */
            uint32_t reserved_3                     :  1; /* [    3],       rsvd,        0x0 */
            uint32_t reg_ctrl_reset_dummy           :  4; /* [ 7: 4],        r/w,        0x0 */
            uint32_t reserved_8_23                  : 16; /* [23: 8],       rsvd,        0x0 */
            uint32_t pka_clk_sel                    :  1; /* [   24],        r/w,        0x0 */
            uint32_t reserved_25_31                 :  7; /* [31:25],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } swrst_cfg2;

    /* 0x1C : swrst_cfg3 */
    union {
        struct {
            uint32_t reserved_0_31                  : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } swrst_cfg3;

    /* 0x20 : cgen_cfg0 */
    union {
        struct {
            uint32_t cgen_m                         :  8; /* [ 7: 0],        r/w,       0xff */
            uint32_t reserved_8_31                  : 24; /* [31: 8],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } cgen_cfg0;

    /* 0x24 : cgen_cfg1 */
    union {
        struct {
            uint32_t cgen_s1                        : 16; /* [15: 0],        r/w,     0xffff */
            uint32_t cgen_s1a                       :  8; /* [23:16],        r/w,       0xff */
            uint32_t reserved_24_31                 :  8; /* [31:24],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } cgen_cfg1;

    /* 0x28 : cgen_cfg2 */
    union {
        struct {
            uint32_t cgen_s2                        :  1; /* [    0],        r/w,        0x1 */
            uint32_t reserved_1_3                   :  3; /* [ 3: 1],       rsvd,        0x0 */
            uint32_t cgen_s3                        :  1; /* [    4],        r/w,        0x1 */
            uint32_t reserved_5_31                  : 27; /* [31: 5],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } cgen_cfg2;

    /* 0x2C : cgen_cfg3 */
    union {
        struct {
            uint32_t reserved_0_31                  : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } cgen_cfg3;

    /* 0x30 : MBIST_CTL */
    union {
        struct {
            uint32_t irom_mbist_mode                :  1; /* [    0],        r/w,        0x0 */
            uint32_t hsram_mbist_mode               :  1; /* [    1],        r/w,        0x0 */
            uint32_t tag_mbist_mode                 :  1; /* [    2],        r/w,        0x0 */
            uint32_t ocram_mbist_mode               :  1; /* [    3],        r/w,        0x0 */
            uint32_t wifi_mbist_mode                :  1; /* [    4],        r/w,        0x0 */
            uint32_t reserved_5_30                  : 26; /* [30: 5],       rsvd,        0x0 */
            uint32_t reg_mbist_rst_n                :  1; /* [   31],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } MBIST_CTL;

    /* 0x34 : MBIST_STAT */
    union {
        struct {
            uint32_t irom_mbist_done                :  1; /* [    0],          r,        0x0 */
            uint32_t hsram_mbist_done               :  1; /* [    1],          r,        0x0 */
            uint32_t tag_mbist_done                 :  1; /* [    2],          r,        0x0 */
            uint32_t ocram_mbist_done               :  1; /* [    3],          r,        0x0 */
            uint32_t wifi_mbist_done                :  1; /* [    4],          r,        0x0 */
            uint32_t reserved_5_15                  : 11; /* [15: 5],       rsvd,        0x0 */
            uint32_t irom_mbist_fail                :  1; /* [   16],          r,        0x0 */
            uint32_t hsram_mbist_fail               :  1; /* [   17],          r,        0x0 */
            uint32_t tag_mbist_fail                 :  1; /* [   18],          r,        0x0 */
            uint32_t ocram_mbist_fail               :  1; /* [   19],          r,        0x0 */
            uint32_t wifi_mbist_fail                :  1; /* [   20],          r,        0x0 */
            uint32_t reserved_21_31                 : 11; /* [31:21],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } MBIST_STAT;

    /* 0x38  reserved */
    uint8_t RESERVED0x38[24];

    /* 0x50 : bmx_cfg1 */
    union {
        struct {
            uint32_t bmx_timeout_en                 :  4; /* [ 3: 0],        r/w,        0x0 */
            uint32_t bmx_arb_mode                   :  2; /* [ 5: 4],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t bmx_err_en                     :  1; /* [    8],        r/w,        0x0 */
            uint32_t bmx_busy_option_dis            :  1; /* [    9],        r/w,        0x0 */
            uint32_t bmx_gating_dis                 :  1; /* [   10],        r/w,        0x0 */
            uint32_t reserved_11                    :  1; /* [   11],       rsvd,        0x0 */
            uint32_t hsel_option                    :  4; /* [15:12],        r/w,        0x0 */
            uint32_t pds_apb_cfg                    :  8; /* [23:16],        r/w,        0x0 */
            uint32_t hbn_apb_cfg                    :  8; /* [31:24],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } bmx_cfg1;

    /* 0x54 : bmx_cfg2 */
    union {
        struct {
            uint32_t bmx_err_addr_dis               :  1; /* [    0],        r/w,        0x0 */
            uint32_t reserved_1_3                   :  3; /* [ 3: 1],       rsvd,        0x0 */
            uint32_t bmx_err_dec                    :  1; /* [    4],          r,        0x0 */
            uint32_t bmx_err_tz                     :  1; /* [    5],          r,        0x0 */
            uint32_t reserved_6_27                  : 22; /* [27: 6],       rsvd,        0x0 */
            uint32_t bmx_dbg_sel                    :  4; /* [31:28],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } bmx_cfg2;

    /* 0x58 : bmx_err_addr */
    union {
        struct {
            uint32_t bmx_err_addr                   : 32; /* [31: 0],          r,        0x0 */
        }BF;
        uint32_t WORD;
    } bmx_err_addr;

    /* 0x5C : bmx_dbg_out */
    union {
        struct {
            uint32_t bmx_dbg_out                    : 32; /* [31: 0],          r,        0x0 */
        }BF;
        uint32_t WORD;
    } bmx_dbg_out;

    /* 0x60 : rsv0 */
    union {
        struct {
            uint32_t rsvd_31_0                      : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } rsv0;

    /* 0x64 : rsv1 */
    union {
        struct {
            uint32_t rsvd_31_0                      : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } rsv1;

    /* 0x68 : rsv2 */
    union {
        struct {
            uint32_t rsvd_31_0                      : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } rsv2;

    /* 0x6C : rsv3 */
    union {
        struct {
            uint32_t rsvd_31_0                      : 32; /* [31: 0],       rsvd, 0xffffffffL */
        }BF;
        uint32_t WORD;
    } rsv3;

    /* 0x70 : sram_ret */
    union {
        struct {
            uint32_t reg_sram_ret                   : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } sram_ret;

    /* 0x74 : sram_slp */
    union {
        struct {
            uint32_t reg_sram_slp                   : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } sram_slp;

    /* 0x78 : sram_parm */
    union {
        struct {
            uint32_t reg_sram_parm                  : 32; /* [31: 0],        r/w,  0xc0c0c0c */
        }BF;
        uint32_t WORD;
    } sram_parm;

    /* 0x7C : seam_misc */
    union {
        struct {
            uint32_t em_sel                         :  4; /* [ 3: 0],        r/w,        0x3 */
            uint32_t reserved_4_31                  : 28; /* [31: 4],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } seam_misc;

    /* 0x80 : glb_parm */
    union {
        struct {
            uint32_t reg_bd_en                      :  1; /* [    0],        r/w,        0x0 */
            uint32_t reg_ext_rst_smt                :  1; /* [    1],        r/w,        0x0 */
            uint32_t jtag_swap_set                  :  6; /* [ 7: 2],        r/w,        0x0 */
            uint32_t swap_sflash_io_3_io_0          :  1; /* [    8],        r/w,        0x1 */
            uint32_t sel_embedded_sflash            :  1; /* [    9],        r/w,        0x1 */
            uint32_t reserved_10_11                 :  2; /* [11:10],       rsvd,        0x0 */
            uint32_t reg_spi_0_master_mode          :  1; /* [   12],        r/w,        0x0 */
            uint32_t reg_spi_0_swap                 :  1; /* [   13],        r/w,        0x0 */
            uint32_t reserved_14                    :  1; /* [   14],       rsvd,        0x0 */
            uint32_t reg_cci_use_jtag_pin           :  1; /* [   15],        r/w,        0x1 */
            uint32_t reg_cci_use_sdio_pin           :  1; /* [   16],        r/w,        0x1 */
            uint32_t p1_adc_test_with_cci           :  1; /* [   17],        r/w,        0x0 */
            uint32_t p2_dac_test_with_cci           :  1; /* [   18],        r/w,        0x0 */
            uint32_t p3_cci_use_io_2_5              :  1; /* [   19],        r/w,        0x0 */
            uint32_t p4_adc_test_with_jtag          :  1; /* [   20],        r/w,        0x0 */
            uint32_t p5_dac_test_with_jtag          :  1; /* [   21],        r/w,        0x0 */
            uint32_t p6_sdio_use_io_0_5             :  1; /* [   22],        r/w,        0x0 */
            uint32_t p7_jtag_use_io_2_5             :  1; /* [   23],        r/w,        0x0 */
            uint32_t uart_swap_set                  :  3; /* [26:24],        r/w,        0x0 */
            uint32_t reserved_27_31                 :  5; /* [31:27],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } glb_parm;

    /* 0x84  reserved */
    uint8_t RESERVED0x84[12];

    /* 0x90 : CPU_CLK_CFG */
    union {
        struct {
            uint32_t cpu_rtc_div                    : 17; /* [16: 0],        r/w,       0x10 */
            uint32_t reserved_17                    :  1; /* [   17],       rsvd,        0x0 */
            uint32_t cpu_rtc_en                     :  1; /* [   18],        r/w,        0x0 */
            uint32_t cpu_rtc_sel                    :  1; /* [   19],        r/w,        0x1 */
            uint32_t debug_ndreset_gate             :  1; /* [   20],        r/w,        0x0 */
            uint32_t reserved_21_31                 : 11; /* [31:21],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } CPU_CLK_CFG;

    /* 0x94  reserved */
    uint8_t RESERVED0x94[16];

    /* 0xA4 : GPADC_32M_SRC_CTRL */
    union {
        struct {
            uint32_t gpadc_32m_clk_div              :  6; /* [ 5: 0],        r/w,        0x2 */
            uint32_t reserved_6                     :  1; /* [    6],       rsvd,        0x0 */
            uint32_t gpadc_32m_clk_sel              :  1; /* [    7],        r/w,        0x0 */
            uint32_t gpadc_32m_div_en               :  1; /* [    8],        r/w,        0x1 */
            uint32_t reserved_9_31                  : 23; /* [31: 9],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPADC_32M_SRC_CTRL;

    /* 0xA8 : DIG32K_WAKEUP_CTRL */
    union {
        struct {
            uint32_t dig_32k_div                    : 11; /* [10: 0],        r/w,      0x3e8 */
            uint32_t reserved_11                    :  1; /* [   11],       rsvd,        0x0 */
            uint32_t dig_32k_en                     :  1; /* [   12],        r/w,        0x1 */
            uint32_t dig_32k_comp                   :  1; /* [   13],        r/w,        0x0 */
            uint32_t reserved_14_15                 :  2; /* [15:14],       rsvd,        0x0 */
            uint32_t dig_512k_div                   :  7; /* [22:16],        r/w,       0x3e */
            uint32_t reserved_23                    :  1; /* [   23],       rsvd,        0x0 */
            uint32_t dig_512k_en                    :  1; /* [   24],        r/w,        0x1 */
            uint32_t dig_512k_comp                  :  1; /* [   25],        r/w,        0x1 */
            uint32_t reserved_26_27                 :  2; /* [27:26],       rsvd,        0x0 */
            uint32_t dig_clk_src_sel                :  1; /* [   28],        r/w,        0x0 */
            uint32_t reserved_29_30                 :  2; /* [30:29],       rsvd,        0x0 */
            uint32_t reg_en_platform_wakeup         :  1; /* [   31],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } DIG32K_WAKEUP_CTRL;

    /* 0xAC : WIFI_BT_COEX_CTRL */
    union {
        struct {
            uint32_t coex_bt_channel                :  7; /* [ 6: 0],        r/w,        0x0 */
            uint32_t coex_bt_pti                    :  4; /* [10: 7],        r/w,        0x0 */
            uint32_t coex_bt_bw                     :  1; /* [   11],        r/w,        0x0 */
            uint32_t en_gpio_bt_coex                :  1; /* [   12],        r/w,        0x0 */
            uint32_t reserved_13_31                 : 19; /* [31:13],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } WIFI_BT_COEX_CTRL;

    /* 0xb0  reserved */
    uint8_t RESERVED0xb0[16];

    /* 0xC0 : UART_SIG_SEL_0 */
    union {
        struct {
            uint32_t uart_sig_0_sel                 :  4; /* [ 3: 0],        r/w,        0x0 */
            uint32_t uart_sig_1_sel                 :  4; /* [ 7: 4],        r/w,        0x1 */
            uint32_t uart_sig_2_sel                 :  4; /* [11: 8],        r/w,        0x2 */
            uint32_t uart_sig_3_sel                 :  4; /* [15:12],        r/w,        0x3 */
            uint32_t uart_sig_4_sel                 :  4; /* [19:16],        r/w,        0x4 */
            uint32_t uart_sig_5_sel                 :  4; /* [23:20],        r/w,        0x5 */
            uint32_t uart_sig_6_sel                 :  4; /* [27:24],        r/w,        0x6 */
            uint32_t uart_sig_7_sel                 :  4; /* [31:28],        r/w,        0x7 */
        }BF;
        uint32_t WORD;
    } UART_SIG_SEL_0;

    /* 0xc4  reserved */
    uint8_t RESERVED0xc4[12];

    /* 0xD0 : DBG_SEL_LL */
    union {
        struct {
            uint32_t reg_dbg_ll_ctrl                : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } DBG_SEL_LL;

    /* 0xD4 : DBG_SEL_LH */
    union {
        struct {
            uint32_t reg_dbg_lh_ctrl                : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } DBG_SEL_LH;

    /* 0xD8 : DBG_SEL_HL */
    union {
        struct {
            uint32_t reg_dbg_hl_ctrl                : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } DBG_SEL_HL;

    /* 0xDC : DBG_SEL_HH */
    union {
        struct {
            uint32_t reg_dbg_hh_ctrl                : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } DBG_SEL_HH;

    /* 0xE0 : debug */
    union {
        struct {
            uint32_t debug_oe                       :  1; /* [    0],        r/w,        0x0 */
            uint32_t debug_i                        : 31; /* [31: 1],          r,        0x0 */
        }BF;
        uint32_t WORD;
    } debug;

    /* 0xe4  reserved */
    uint8_t RESERVED0xe4[28];

    /* 0x100 : GPIO_CFGCTL0 */
    union {
        struct {
            uint32_t reg_gpio_0_ie                  :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_0_smt                 :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_0_drv                 :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_0_pu                  :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_0_pd                  :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_0_func_sel            :  4; /* [11: 8],        r/w,        0x1 */
            uint32_t real_gpio_0_func_sel           :  4; /* [15:12],          r,        0x1 */
            uint32_t reg_gpio_1_ie                  :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_1_smt                 :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_1_drv                 :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_1_pu                  :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_1_pd                  :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_1_func_sel            :  4; /* [27:24],        r/w,        0x1 */
            uint32_t real_gpio_1_func_sel           :  4; /* [31:28],          r,        0x1 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL0;

    /* 0x104 : GPIO_CFGCTL1 */
    union {
        struct {
            uint32_t reg_gpio_2_ie                  :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_2_smt                 :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_2_drv                 :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_2_pu                  :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_2_pd                  :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_2_func_sel            :  4; /* [11: 8],        r/w,        0x1 */
            uint32_t real_gpio_2_func_sel           :  4; /* [15:12],          r,        0x1 */
            uint32_t reg_gpio_3_ie                  :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_3_smt                 :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_3_drv                 :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_3_pu                  :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_3_pd                  :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_3_func_sel            :  4; /* [27:24],        r/w,        0x1 */
            uint32_t real_gpio_3_func_sel           :  4; /* [31:28],          r,        0x1 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL1;

    /* 0x108 : GPIO_CFGCTL2 */
    union {
        struct {
            uint32_t reg_gpio_4_ie                  :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_4_smt                 :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_4_drv                 :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_4_pu                  :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_4_pd                  :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_4_func_sel            :  4; /* [11: 8],        r/w,        0x1 */
            uint32_t real_gpio_4_func_sel           :  4; /* [15:12],          r,        0x1 */
            uint32_t reg_gpio_5_ie                  :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_5_smt                 :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_5_drv                 :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_5_pu                  :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_5_pd                  :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_5_func_sel            :  4; /* [27:24],        r/w,        0x1 */
            uint32_t real_gpio_5_func_sel           :  4; /* [31:28],          r,        0x1 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL2;

    /* 0x10C : GPIO_CFGCTL3 */
    union {
        struct {
            uint32_t reg_gpio_6_ie                  :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_6_smt                 :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_6_drv                 :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_6_pu                  :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_6_pd                  :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_6_func_sel            :  4; /* [11: 8],        r/w,        0xb */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_7_ie                  :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_7_smt                 :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_7_drv                 :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_7_pu                  :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_7_pd                  :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_7_func_sel            :  4; /* [27:24],        r/w,        0xb */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL3;

    /* 0x110 : GPIO_CFGCTL4 */
    union {
        struct {
            uint32_t reg_gpio_8_ie                  :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_8_smt                 :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_8_drv                 :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_8_pu                  :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_8_pd                  :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_8_func_sel            :  4; /* [11: 8],        r/w,        0xb */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_9_ie                  :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_9_smt                 :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_9_drv                 :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_9_pu                  :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_9_pd                  :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_9_func_sel            :  4; /* [27:24],        r/w,        0xb */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL4;

    /* 0x114 : GPIO_CFGCTL5 */
    union {
        struct {
            uint32_t reg_gpio_10_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_10_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_10_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_10_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_10_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_10_func_sel           :  4; /* [11: 8],        r/w,        0xb */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_11_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_11_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_11_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_11_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_11_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_11_func_sel           :  4; /* [27:24],        r/w,        0xe */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL5;

    /* 0x118 : GPIO_CFGCTL6 */
    union {
        struct {
            uint32_t reg_gpio_12_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_12_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_12_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_12_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_12_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_12_func_sel           :  4; /* [11: 8],        r/w,        0xe */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_13_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_13_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_13_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_13_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_13_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_13_func_sel           :  4; /* [27:24],        r/w,        0xb */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL6;

    /* 0x11C : GPIO_CFGCTL7 */
    union {
        struct {
            uint32_t reg_gpio_14_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_14_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_14_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_14_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_14_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_14_func_sel           :  4; /* [11: 8],        r/w,        0xe */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_15_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_15_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_15_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_15_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_15_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_15_func_sel           :  4; /* [27:24],        r/w,        0xb */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL7;

    /* 0x120 : GPIO_CFGCTL8 */
    union {
        struct {
            uint32_t reg_gpio_16_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_16_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_16_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_16_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_16_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_16_func_sel           :  4; /* [11: 8],        r/w,        0xb */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_17_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_17_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_17_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_17_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_17_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_17_func_sel           :  4; /* [27:24],        r/w,        0xe */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL8;

    /* 0x124 : GPIO_CFGCTL9 */
    union {
        struct {
            uint32_t reg_gpio_18_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_18_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_18_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_18_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_18_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_18_func_sel           :  4; /* [11: 8],        r/w,        0xb */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_19_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_19_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_19_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_19_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_19_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_19_func_sel           :  4; /* [27:24],        r/w,        0xb */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL9;

    /* 0x128 : GPIO_CFGCTL10 */
    union {
        struct {
            uint32_t reg_gpio_20_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_20_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_20_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_20_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_20_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_20_func_sel           :  4; /* [11: 8],        r/w,        0xb */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_21_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_21_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_21_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_21_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_21_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_21_func_sel           :  4; /* [27:24],        r/w,        0xb */
            uint32_t reserved_28_31                 :  4; /* [31:28],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL10;

    /* 0x12C : GPIO_CFGCTL11 */
    union {
        struct {
            uint32_t reg_gpio_22_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_22_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_22_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_22_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_22_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_22_func_sel           :  4; /* [11: 8],        r/w,        0xb */
            uint32_t reserved_12_15                 :  4; /* [15:12],       rsvd,        0x0 */
            uint32_t reg_gpio_23_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_23_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_23_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_23_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_23_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_31                 : 10; /* [31:22],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL11;

    /* 0x130 : GPIO_CFGCTL12 */
    union {
        struct {
            uint32_t reg_gpio_24_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_24_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_24_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_24_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_24_pd                 :  1; /* [    5],        r/w,        0x1 */
            uint32_t reserved_6_15                  : 10; /* [15: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_25_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_25_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_25_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_25_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_25_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_31                 : 10; /* [31:22],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL12;

    /* 0x134 : GPIO_CFGCTL13 */
    union {
        struct {
            uint32_t reg_gpio_26_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_26_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_26_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_26_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_26_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_15                  : 10; /* [15: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_27_ie                 :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_27_smt                :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_27_drv                :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_27_pu                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_27_pd                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_31                 : 10; /* [31:22],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL13;

    /* 0x138 : GPIO_CFGCTL14 */
    union {
        struct {
            uint32_t reg_gpio_28_ie                 :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_28_smt                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_28_drv                :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_28_pu                 :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_28_pd                 :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_31                  : 26; /* [31: 6],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL14;

    /* 0x13c  reserved */
    uint8_t RESERVED0x13c[68];

    /* 0x180 : GPIO_CFGCTL30 */
    union {
        struct {
            uint32_t reg_gpio_0_i                   :  1; /* [    0],          r,        0x0 */
            uint32_t reg_gpio_1_i                   :  1; /* [    1],          r,        0x0 */
            uint32_t reg_gpio_2_i                   :  1; /* [    2],          r,        0x0 */
            uint32_t reg_gpio_3_i                   :  1; /* [    3],          r,        0x0 */
            uint32_t reg_gpio_4_i                   :  1; /* [    4],          r,        0x0 */
            uint32_t reg_gpio_5_i                   :  1; /* [    5],          r,        0x0 */
            uint32_t reg_gpio_6_i                   :  1; /* [    6],          r,        0x0 */
            uint32_t reg_gpio_7_i                   :  1; /* [    7],          r,        0x0 */
            uint32_t reg_gpio_8_i                   :  1; /* [    8],          r,        0x0 */
            uint32_t reg_gpio_9_i                   :  1; /* [    9],          r,        0x0 */
            uint32_t reg_gpio_10_i                  :  1; /* [   10],          r,        0x0 */
            uint32_t reg_gpio_11_i                  :  1; /* [   11],          r,        0x0 */
            uint32_t reg_gpio_12_i                  :  1; /* [   12],          r,        0x0 */
            uint32_t reg_gpio_13_i                  :  1; /* [   13],          r,        0x0 */
            uint32_t reg_gpio_14_i                  :  1; /* [   14],          r,        0x0 */
            uint32_t reg_gpio_15_i                  :  1; /* [   15],          r,        0x0 */
            uint32_t reg_gpio_16_i                  :  1; /* [   16],          r,        0x0 */
            uint32_t reg_gpio_17_i                  :  1; /* [   17],          r,        0x0 */
            uint32_t reg_gpio_18_i                  :  1; /* [   18],          r,        0x0 */
            uint32_t reg_gpio_19_i                  :  1; /* [   19],          r,        0x0 */
            uint32_t reg_gpio_20_i                  :  1; /* [   20],          r,        0x0 */
            uint32_t reg_gpio_21_i                  :  1; /* [   21],          r,        0x0 */
            uint32_t reg_gpio_22_i                  :  1; /* [   22],          r,        0x0 */
            uint32_t reserved_23_31                 :  9; /* [31:23],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL30;

    /* 0x184 : GPIO_CFGCTL31 */
    union {
        struct {
            uint32_t reserved_0_31                  : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL31;

    /* 0x188 : GPIO_CFGCTL32 */
    union {
        struct {
            uint32_t reg_gpio_0_o                   :  1; /* [    0],        r/w,        0x0 */
            uint32_t reg_gpio_1_o                   :  1; /* [    1],        r/w,        0x0 */
            uint32_t reg_gpio_2_o                   :  1; /* [    2],        r/w,        0x0 */
            uint32_t reg_gpio_3_o                   :  1; /* [    3],        r/w,        0x0 */
            uint32_t reg_gpio_4_o                   :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_5_o                   :  1; /* [    5],        r/w,        0x0 */
            uint32_t reg_gpio_6_o                   :  1; /* [    6],        r/w,        0x0 */
            uint32_t reg_gpio_7_o                   :  1; /* [    7],        r/w,        0x0 */
            uint32_t reg_gpio_8_o                   :  1; /* [    8],        r/w,        0x0 */
            uint32_t reg_gpio_9_o                   :  1; /* [    9],        r/w,        0x0 */
            uint32_t reg_gpio_10_o                  :  1; /* [   10],        r/w,        0x0 */
            uint32_t reg_gpio_11_o                  :  1; /* [   11],        r/w,        0x0 */
            uint32_t reg_gpio_12_o                  :  1; /* [   12],        r/w,        0x0 */
            uint32_t reg_gpio_13_o                  :  1; /* [   13],        r/w,        0x0 */
            uint32_t reg_gpio_14_o                  :  1; /* [   14],        r/w,        0x0 */
            uint32_t reg_gpio_15_o                  :  1; /* [   15],        r/w,        0x0 */
            uint32_t reg_gpio_16_o                  :  1; /* [   16],        r/w,        0x0 */
            uint32_t reg_gpio_17_o                  :  1; /* [   17],        r/w,        0x0 */
            uint32_t reg_gpio_18_o                  :  1; /* [   18],        r/w,        0x0 */
            uint32_t reg_gpio_19_o                  :  1; /* [   19],        r/w,        0x0 */
            uint32_t reg_gpio_20_o                  :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_21_o                  :  1; /* [   21],        r/w,        0x0 */
            uint32_t reg_gpio_22_o                  :  1; /* [   22],        r/w,        0x0 */
            uint32_t reserved_23_31                 :  9; /* [31:23],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL32;

    /* 0x18C : GPIO_CFGCTL33 */
    union {
        struct {
            uint32_t reserved_0_31                  : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL33;

    /* 0x190 : GPIO_CFGCTL34 */
    union {
        struct {
            uint32_t reg_gpio_0_oe                  :  1; /* [    0],        r/w,        0x0 */
            uint32_t reg_gpio_1_oe                  :  1; /* [    1],        r/w,        0x0 */
            uint32_t reg_gpio_2_oe                  :  1; /* [    2],        r/w,        0x0 */
            uint32_t reg_gpio_3_oe                  :  1; /* [    3],        r/w,        0x0 */
            uint32_t reg_gpio_4_oe                  :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_5_oe                  :  1; /* [    5],        r/w,        0x0 */
            uint32_t reg_gpio_6_oe                  :  1; /* [    6],        r/w,        0x0 */
            uint32_t reg_gpio_7_oe                  :  1; /* [    7],        r/w,        0x0 */
            uint32_t reg_gpio_8_oe                  :  1; /* [    8],        r/w,        0x0 */
            uint32_t reg_gpio_9_oe                  :  1; /* [    9],        r/w,        0x0 */
            uint32_t reg_gpio_10_oe                 :  1; /* [   10],        r/w,        0x0 */
            uint32_t reg_gpio_11_oe                 :  1; /* [   11],        r/w,        0x0 */
            uint32_t reg_gpio_12_oe                 :  1; /* [   12],        r/w,        0x0 */
            uint32_t reg_gpio_13_oe                 :  1; /* [   13],        r/w,        0x0 */
            uint32_t reg_gpio_14_oe                 :  1; /* [   14],        r/w,        0x0 */
            uint32_t reg_gpio_15_oe                 :  1; /* [   15],        r/w,        0x0 */
            uint32_t reg_gpio_16_oe                 :  1; /* [   16],        r/w,        0x0 */
            uint32_t reg_gpio_17_oe                 :  1; /* [   17],        r/w,        0x0 */
            uint32_t reg_gpio_18_oe                 :  1; /* [   18],        r/w,        0x0 */
            uint32_t reg_gpio_19_oe                 :  1; /* [   19],        r/w,        0x0 */
            uint32_t reg_gpio_20_oe                 :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_21_oe                 :  1; /* [   21],        r/w,        0x0 */
            uint32_t reg_gpio_22_oe                 :  1; /* [   22],        r/w,        0x0 */
            uint32_t reserved_23_31                 :  9; /* [31:23],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL34;

    /* 0x194 : GPIO_CFGCTL35 */
    union {
        struct {
            uint32_t reserved_0_31                  : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL35;

    /* 0x198  reserved */
    uint8_t RESERVED0x198[8];

    /* 0x1A0 : GPIO_INT_MASK1 */
    union {
        struct {
            uint32_t reg_gpio_int_mask1             : 32; /* [31: 0],        r/w, 0xffffffffL */
        }BF;
        uint32_t WORD;
    } GPIO_INT_MASK1;

    /* 0x1a4  reserved */
    uint8_t RESERVED0x1a4[4];

    /* 0x1A8 : GPIO_INT_STAT1 */
    union {
        struct {
            uint32_t gpio_int_stat1                 : 32; /* [31: 0],          r,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_INT_STAT1;

    /* 0x1ac  reserved */
    uint8_t RESERVED0x1ac[4];

    /* 0x1B0 : GPIO_INT_CLR1 */
    union {
        struct {
            uint32_t reg_gpio_int_clr1              : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_INT_CLR1;

    /* 0x1b4  reserved */
    uint8_t RESERVED0x1b4[12];

    /* 0x1C0 : GPIO_INT_MODE_SET1 */
    union {
        struct {
            uint32_t reg_gpio_int_mode_set1         : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_INT_MODE_SET1;

    /* 0x1C4 : GPIO_INT_MODE_SET2 */
    union {
        struct {
            uint32_t reg_gpio_int_mode_set2         : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_INT_MODE_SET2;

    /* 0x1C8 : GPIO_INT_MODE_SET3 */
    union {
        struct {
            uint32_t reg_gpio_int_mode_set3         : 32; /* [31: 0],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } GPIO_INT_MODE_SET3;

    /* 0x1cc  reserved */
    uint8_t RESERVED0x1cc[88];

    /* 0x224 : led_driver */
    union {
        struct {
            uint32_t led_din_reg                    :  1; /* [    0],        r/w,        0x0 */
            uint32_t led_din_sel                    :  1; /* [    1],        r/w,        0x0 */
            uint32_t led_din_polarity_sel           :  1; /* [    2],        r/w,        0x0 */
            uint32_t reserved_3                     :  1; /* [    3],       rsvd,        0x0 */
            uint32_t leddrv_ibias                   :  4; /* [ 7: 4],        r/w,        0x8 */
            uint32_t ir_rx_gpio_sel                 :  2; /* [ 9: 8],        r/w,        0x0 */
            uint32_t reserved_10_30                 : 21; /* [30:10],       rsvd,        0x0 */
            uint32_t pu_leddrv                      :  1; /* [   31],        r/w,        0x0 */
        }BF;
        uint32_t WORD;
    } led_driver;

    /* 0x228  reserved */
    uint8_t RESERVED0x228[224];

    /* 0x308 : gpdac_ctrl */
    union {
        struct {
            uint32_t gpdaca_rstn_ana                :  1; /* [    0],        r/w,        0x1 */
            uint32_t gpdacb_rstn_ana                :  1; /* [    1],        r/w,        0x1 */
            uint32_t reserved_2_6                   :  5; /* [ 6: 2],       rsvd,        0x0 */
            uint32_t gpdac_test_en                  :  1; /* [    7],        r/w,        0x0 */
            uint32_t gpdac_ref_sel                  :  1; /* [    8],        r/w,        0x0 */
            uint32_t gpdac_test_sel                 :  3; /* [11: 9],        r/w,        0x0 */
            uint32_t reserved_12_23                 : 12; /* [23:12],       rsvd,        0x0 */
            uint32_t gpdac_reserved                 :  8; /* [31:24],        r/w,        0xf */
        }BF;
        uint32_t WORD;
    } gpdac_ctrl;

    /* 0x30C : gpdac_actrl */
    union {
        struct {
            uint32_t gpdac_a_en                     :  1; /* [    0],        r/w,        0x0 */
            uint32_t gpdac_ioa_en                   :  1; /* [    1],        r/w,        0x0 */
            uint32_t reserved_2_17                  : 16; /* [17: 2],       rsvd,        0x0 */
            uint32_t gpdac_a_rng                    :  2; /* [19:18],        r/w,        0x3 */
            uint32_t gpdac_a_outmux                 :  3; /* [22:20],        r/w,        0x0 */
            uint32_t reserved_23_31                 :  9; /* [31:23],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } gpdac_actrl;

    /* 0x310 : gpdac_bctrl */
    union {
        struct {
            uint32_t gpdac_b_en                     :  1; /* [    0],        r/w,        0x0 */
            uint32_t gpdac_iob_en                   :  1; /* [    1],        r/w,        0x0 */
            uint32_t reserved_2_17                  : 16; /* [17: 2],       rsvd,        0x0 */
            uint32_t gpdac_b_rng                    :  2; /* [19:18],        r/w,        0x3 */
            uint32_t gpdac_b_outmux                 :  3; /* [22:20],        r/w,        0x0 */
            uint32_t reserved_23_31                 :  9; /* [31:23],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } gpdac_bctrl;

    /* 0x314 : gpdac_data */
    union {
        struct {
            uint32_t gpdac_b_data                   : 10; /* [ 9: 0],        r/w,        0x0 */
            uint32_t reserved_10_15                 :  6; /* [15:10],       rsvd,        0x0 */
            uint32_t gpdac_a_data                   : 10; /* [25:16],        r/w,        0x0 */
            uint32_t reserved_26_31                 :  6; /* [31:26],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } gpdac_data;

    /* 0x318  reserved */
    uint8_t RESERVED0x318[3048];

    /* 0xF00 : tzc_glb_ctrl_0 */
    union {
        struct {
            uint32_t tzc_glb_swrst_s00_lock         :  1; /* [    0],          r,        0x0 */
            uint32_t tzc_glb_swrst_s01_lock         :  1; /* [    1],          r,        0x0 */
            uint32_t reserved_2_7                   :  6; /* [ 7: 2],       rsvd,        0x0 */
            uint32_t tzc_glb_swrst_s30_lock         :  1; /* [    8],          r,        0x0 */
            uint32_t reserved_9_11                  :  3; /* [11: 9],       rsvd,        0x0 */
            uint32_t tzc_glb_ctrl_pwron_rst_lock    :  1; /* [   12],          r,        0x0 */
            uint32_t tzc_glb_ctrl_cpu_reset_lock    :  1; /* [   13],          r,        0x0 */
            uint32_t tzc_glb_ctrl_sys_reset_lock    :  1; /* [   14],          r,        0x0 */
            uint32_t tzc_glb_ctrl_ungated_ap_lock   :  1; /* [   15],          r,        0x0 */
            uint32_t reserved_16_24                 :  9; /* [24:16],       rsvd,        0x0 */
            uint32_t tzc_glb_misc_lock              :  1; /* [   25],          r,        0x0 */
            uint32_t tzc_glb_sram_lock              :  1; /* [   26],          r,        0x0 */
            uint32_t tzc_glb_l2c_lock               :  1; /* [   27],          r,        0x0 */
            uint32_t tzc_glb_bmx_lock               :  1; /* [   28],          r,        0x0 */
            uint32_t tzc_glb_dbg_lock               :  1; /* [   29],          r,        0x0 */
            uint32_t tzc_glb_mbist_lock             :  1; /* [   30],          r,        0x0 */
            uint32_t tzc_glb_clk_lock               :  1; /* [   31],          r,        0x0 */
        }BF;
        uint32_t WORD;
    } tzc_glb_ctrl_0;

    /* 0xF04 : tzc_glb_ctrl_1 */
    union {
        struct {
            uint32_t tzc_glb_swrst_s20_lock         :  1; /* [    0],          r,        0x0 */
            uint32_t tzc_glb_swrst_s21_lock         :  1; /* [    1],          r,        0x0 */
            uint32_t tzc_glb_swrst_s22_lock         :  1; /* [    2],          r,        0x0 */
            uint32_t tzc_glb_swrst_s23_lock         :  1; /* [    3],          r,        0x0 */
            uint32_t tzc_glb_swrst_s24_lock         :  1; /* [    4],          r,        0x0 */
            uint32_t tzc_glb_swrst_s25_lock         :  1; /* [    5],          r,        0x0 */
            uint32_t tzc_glb_swrst_s26_lock         :  1; /* [    6],          r,        0x0 */
            uint32_t tzc_glb_swrst_s27_lock         :  1; /* [    7],          r,        0x0 */
            uint32_t tzc_glb_swrst_s28_lock         :  1; /* [    8],          r,        0x0 */
            uint32_t tzc_glb_swrst_s29_lock         :  1; /* [    9],          r,        0x0 */
            uint32_t tzc_glb_swrst_s2a_lock         :  1; /* [   10],          r,        0x0 */
            uint32_t tzc_glb_swrst_s2b_lock         :  1; /* [   11],          r,        0x0 */
            uint32_t tzc_glb_swrst_s2c_lock         :  1; /* [   12],          r,        0x0 */
            uint32_t tzc_glb_swrst_s2d_lock         :  1; /* [   13],          r,        0x0 */
            uint32_t tzc_glb_swrst_s2e_lock         :  1; /* [   14],          r,        0x0 */
            uint32_t tzc_glb_swrst_s2f_lock         :  1; /* [   15],          r,        0x0 */
            uint32_t tzc_glb_swrst_s10_lock         :  1; /* [   16],          r,        0x0 */
            uint32_t tzc_glb_swrst_s11_lock         :  1; /* [   17],          r,        0x0 */
            uint32_t tzc_glb_swrst_s12_lock         :  1; /* [   18],          r,        0x0 */
            uint32_t tzc_glb_swrst_s13_lock         :  1; /* [   19],          r,        0x0 */
            uint32_t tzc_glb_swrst_s14_lock         :  1; /* [   20],          r,        0x0 */
            uint32_t tzc_glb_swrst_s15_lock         :  1; /* [   21],          r,        0x0 */
            uint32_t tzc_glb_swrst_s16_lock         :  1; /* [   22],          r,        0x0 */
            uint32_t tzc_glb_swrst_s17_lock         :  1; /* [   23],          r,        0x0 */
            uint32_t tzc_glb_swrst_s18_lock         :  1; /* [   24],          r,        0x0 */
            uint32_t tzc_glb_swrst_s19_lock         :  1; /* [   25],          r,        0x0 */
            uint32_t tzc_glb_swrst_s1a_lock         :  1; /* [   26],          r,        0x0 */
            uint32_t tzc_glb_swrst_s1b_lock         :  1; /* [   27],          r,        0x0 */
            uint32_t tzc_glb_swrst_s1c_lock         :  1; /* [   28],          r,        0x0 */
            uint32_t tzc_glb_swrst_s1d_lock         :  1; /* [   29],          r,        0x0 */
            uint32_t tzc_glb_swrst_s1e_lock         :  1; /* [   30],          r,        0x0 */
            uint32_t tzc_glb_swrst_s1f_lock         :  1; /* [   31],          r,        0x0 */
        }BF;
        uint32_t WORD;
    } tzc_glb_ctrl_1;

    /* 0xF08 : tzc_glb_ctrl_2 */
    union {
        struct {
            uint32_t tzc_glb_gpio_0_lock            :  1; /* [    0],          r,        0x0 */
            uint32_t tzc_glb_gpio_1_lock            :  1; /* [    1],          r,        0x0 */
            uint32_t tzc_glb_gpio_2_lock            :  1; /* [    2],          r,        0x0 */
            uint32_t tzc_glb_gpio_3_lock            :  1; /* [    3],          r,        0x0 */
            uint32_t tzc_glb_gpio_4_lock            :  1; /* [    4],          r,        0x0 */
            uint32_t tzc_glb_gpio_5_lock            :  1; /* [    5],          r,        0x0 */
            uint32_t tzc_glb_gpio_6_lock            :  1; /* [    6],          r,        0x0 */
            uint32_t tzc_glb_gpio_7_lock            :  1; /* [    7],          r,        0x0 */
            uint32_t tzc_glb_gpio_8_lock            :  1; /* [    8],          r,        0x0 */
            uint32_t tzc_glb_gpio_9_lock            :  1; /* [    9],          r,        0x0 */
            uint32_t tzc_glb_gpio_10_lock           :  1; /* [   10],          r,        0x0 */
            uint32_t tzc_glb_gpio_11_lock           :  1; /* [   11],          r,        0x0 */
            uint32_t tzc_glb_gpio_12_lock           :  1; /* [   12],          r,        0x0 */
            uint32_t tzc_glb_gpio_13_lock           :  1; /* [   13],          r,        0x0 */
            uint32_t tzc_glb_gpio_14_lock           :  1; /* [   14],          r,        0x0 */
            uint32_t tzc_glb_gpio_15_lock           :  1; /* [   15],          r,        0x0 */
            uint32_t tzc_glb_gpio_16_lock           :  1; /* [   16],          r,        0x0 */
            uint32_t tzc_glb_gpio_17_lock           :  1; /* [   17],          r,        0x0 */
            uint32_t tzc_glb_gpio_18_lock           :  1; /* [   18],          r,        0x0 */
            uint32_t tzc_glb_gpio_19_lock           :  1; /* [   19],          r,        0x0 */
            uint32_t tzc_glb_gpio_20_lock           :  1; /* [   20],          r,        0x0 */
            uint32_t tzc_glb_gpio_21_lock           :  1; /* [   21],          r,        0x0 */
            uint32_t tzc_glb_gpio_22_lock           :  1; /* [   22],          r,        0x0 */
            uint32_t tzc_glb_gpio_23_lock           :  1; /* [   23],          r,        0x0 */
            uint32_t tzc_glb_gpio_24_lock           :  1; /* [   24],          r,        0x0 */
            uint32_t tzc_glb_gpio_25_lock           :  1; /* [   25],          r,        0x0 */
            uint32_t tzc_glb_gpio_26_lock           :  1; /* [   26],          r,        0x0 */
            uint32_t tzc_glb_gpio_27_lock           :  1; /* [   27],          r,        0x0 */
            uint32_t tzc_glb_gpio_28_lock           :  1; /* [   28],          r,        0x0 */
            uint32_t reserved_29_31                 :  3; /* [31:29],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } tzc_glb_ctrl_2;

    /* 0xF0C : tzc_glb_ctrl_3 */
    union {
        struct {
            uint32_t reserved_0_31                  : 32; /* [31: 0],       rsvd,        0x0 */
        }BF;
        uint32_t WORD;
    } tzc_glb_ctrl_3;

};

typedef volatile struct glb_reg glb_reg_t;


/*Following is reg patch*/

/* 0x0 : GPIO_CFGCTL */
#define GLB_GPIO_CFGCTL_OFFSET                                  (0x0)
#define GLB_REG_GPIO_0_IE                                       GLB_REG_GPIO_0_IE
#define GLB_REG_GPIO_0_IE_POS                                   (0U)
#define GLB_REG_GPIO_0_IE_LEN                                   (1U)
#define GLB_REG_GPIO_0_IE_MSK                                   (((1U<<GLB_REG_GPIO_0_IE_LEN)-1)<<GLB_REG_GPIO_0_IE_POS)
#define GLB_REG_GPIO_0_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_0_IE_LEN)-1)<<GLB_REG_GPIO_0_IE_POS))
#define GLB_REG_GPIO_0_SMT                                      GLB_REG_GPIO_0_SMT
#define GLB_REG_GPIO_0_SMT_POS                                  (1U)
#define GLB_REG_GPIO_0_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_0_SMT_MSK                                  (((1U<<GLB_REG_GPIO_0_SMT_LEN)-1)<<GLB_REG_GPIO_0_SMT_POS)
#define GLB_REG_GPIO_0_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_0_SMT_LEN)-1)<<GLB_REG_GPIO_0_SMT_POS))
#define GLB_REG_GPIO_0_DRV                                      GLB_REG_GPIO_0_DRV
#define GLB_REG_GPIO_0_DRV_POS                                  (2U)
#define GLB_REG_GPIO_0_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_0_DRV_MSK                                  (((1U<<GLB_REG_GPIO_0_DRV_LEN)-1)<<GLB_REG_GPIO_0_DRV_POS)
#define GLB_REG_GPIO_0_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_0_DRV_LEN)-1)<<GLB_REG_GPIO_0_DRV_POS))
#define GLB_REG_GPIO_0_PU                                       GLB_REG_GPIO_0_PU
#define GLB_REG_GPIO_0_PU_POS                                   (4U)
#define GLB_REG_GPIO_0_PU_LEN                                   (1U)
#define GLB_REG_GPIO_0_PU_MSK                                   (((1U<<GLB_REG_GPIO_0_PU_LEN)-1)<<GLB_REG_GPIO_0_PU_POS)
#define GLB_REG_GPIO_0_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_0_PU_LEN)-1)<<GLB_REG_GPIO_0_PU_POS))
#define GLB_REG_GPIO_0_PD                                       GLB_REG_GPIO_0_PD
#define GLB_REG_GPIO_0_PD_POS                                   (5U)
#define GLB_REG_GPIO_0_PD_LEN                                   (1U)
#define GLB_REG_GPIO_0_PD_MSK                                   (((1U<<GLB_REG_GPIO_0_PD_LEN)-1)<<GLB_REG_GPIO_0_PD_POS)
#define GLB_REG_GPIO_0_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_0_PD_LEN)-1)<<GLB_REG_GPIO_0_PD_POS))
#define GLB_REG_GPIO_0_FUNC_SEL                                 GLB_REG_GPIO_0_FUNC_SEL
#define GLB_REG_GPIO_0_FUNC_SEL_POS                             (8U)
#define GLB_REG_GPIO_0_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_0_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_0_FUNC_SEL_POS)
#define GLB_REG_GPIO_0_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_0_FUNC_SEL_POS))
#define GLB_REAL_GPIO_0_FUNC_SEL                                GLB_REAL_GPIO_0_FUNC_SEL
#define GLB_REAL_GPIO_0_FUNC_SEL_POS                            (12U)
#define GLB_REAL_GPIO_0_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_0_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_0_FUNC_SEL_POS)
#define GLB_REAL_GPIO_0_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_0_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_0_FUNC_SEL_POS))
#define GLB_REG_GPIO_1_IE                                       GLB_REG_GPIO_1_IE
#define GLB_REG_GPIO_1_IE_POS                                   (16U)
#define GLB_REG_GPIO_1_IE_LEN                                   (1U)
#define GLB_REG_GPIO_1_IE_MSK                                   (((1U<<GLB_REG_GPIO_1_IE_LEN)-1)<<GLB_REG_GPIO_1_IE_POS)
#define GLB_REG_GPIO_1_IE_UMSK                                  (~(((1U<<GLB_REG_GPIO_1_IE_LEN)-1)<<GLB_REG_GPIO_1_IE_POS))
#define GLB_REG_GPIO_1_SMT                                      GLB_REG_GPIO_1_SMT
#define GLB_REG_GPIO_1_SMT_POS                                  (17U)
#define GLB_REG_GPIO_1_SMT_LEN                                  (1U)
#define GLB_REG_GPIO_1_SMT_MSK                                  (((1U<<GLB_REG_GPIO_1_SMT_LEN)-1)<<GLB_REG_GPIO_1_SMT_POS)
#define GLB_REG_GPIO_1_SMT_UMSK                                 (~(((1U<<GLB_REG_GPIO_1_SMT_LEN)-1)<<GLB_REG_GPIO_1_SMT_POS))
#define GLB_REG_GPIO_1_DRV                                      GLB_REG_GPIO_1_DRV
#define GLB_REG_GPIO_1_DRV_POS                                  (18U)
#define GLB_REG_GPIO_1_DRV_LEN                                  (2U)
#define GLB_REG_GPIO_1_DRV_MSK                                  (((1U<<GLB_REG_GPIO_1_DRV_LEN)-1)<<GLB_REG_GPIO_1_DRV_POS)
#define GLB_REG_GPIO_1_DRV_UMSK                                 (~(((1U<<GLB_REG_GPIO_1_DRV_LEN)-1)<<GLB_REG_GPIO_1_DRV_POS))
#define GLB_REG_GPIO_1_PU                                       GLB_REG_GPIO_1_PU
#define GLB_REG_GPIO_1_PU_POS                                   (20U)
#define GLB_REG_GPIO_1_PU_LEN                                   (1U)
#define GLB_REG_GPIO_1_PU_MSK                                   (((1U<<GLB_REG_GPIO_1_PU_LEN)-1)<<GLB_REG_GPIO_1_PU_POS)
#define GLB_REG_GPIO_1_PU_UMSK                                  (~(((1U<<GLB_REG_GPIO_1_PU_LEN)-1)<<GLB_REG_GPIO_1_PU_POS))
#define GLB_REG_GPIO_1_PD                                       GLB_REG_GPIO_1_PD
#define GLB_REG_GPIO_1_PD_POS                                   (21U)
#define GLB_REG_GPIO_1_PD_LEN                                   (1U)
#define GLB_REG_GPIO_1_PD_MSK                                   (((1U<<GLB_REG_GPIO_1_PD_LEN)-1)<<GLB_REG_GPIO_1_PD_POS)
#define GLB_REG_GPIO_1_PD_UMSK                                  (~(((1U<<GLB_REG_GPIO_1_PD_LEN)-1)<<GLB_REG_GPIO_1_PD_POS))
#define GLB_REG_GPIO_1_FUNC_SEL                                 GLB_REG_GPIO_1_FUNC_SEL
#define GLB_REG_GPIO_1_FUNC_SEL_POS                             (24U)
#define GLB_REG_GPIO_1_FUNC_SEL_LEN                             (4U)
#define GLB_REG_GPIO_1_FUNC_SEL_MSK                             (((1U<<GLB_REG_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_1_FUNC_SEL_POS)
#define GLB_REG_GPIO_1_FUNC_SEL_UMSK                            (~(((1U<<GLB_REG_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REG_GPIO_1_FUNC_SEL_POS))
#define GLB_REAL_GPIO_1_FUNC_SEL                                GLB_REAL_GPIO_1_FUNC_SEL
#define GLB_REAL_GPIO_1_FUNC_SEL_POS                            (28U)
#define GLB_REAL_GPIO_1_FUNC_SEL_LEN                            (4U)
#define GLB_REAL_GPIO_1_FUNC_SEL_MSK                            (((1U<<GLB_REAL_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_1_FUNC_SEL_POS)
#define GLB_REAL_GPIO_1_FUNC_SEL_UMSK                           (~(((1U<<GLB_REAL_GPIO_1_FUNC_SEL_LEN)-1)<<GLB_REAL_GPIO_1_FUNC_SEL_POS))


struct  glb_gpio_reg {
    /* 0x0 : GPIO_CFGCTL */
    union {
        struct {
            uint32_t reg_gpio_0_ie                  :  1; /* [    0],        r/w,        0x1 */
            uint32_t reg_gpio_0_smt                 :  1; /* [    1],        r/w,        0x1 */
            uint32_t reg_gpio_0_drv                 :  2; /* [ 3: 2],        r/w,        0x0 */
            uint32_t reg_gpio_0_pu                  :  1; /* [    4],        r/w,        0x0 */
            uint32_t reg_gpio_0_pd                  :  1; /* [    5],        r/w,        0x0 */
            uint32_t reserved_6_7                   :  2; /* [ 7: 6],       rsvd,        0x0 */
            uint32_t reg_gpio_0_func_sel            :  4; /* [11: 8],        r/w,        0x1 */
            uint32_t real_gpio_0_func_sel           :  4; /* [15:12],          r,        0x1 */
            uint32_t reg_gpio_1_ie                  :  1; /* [   16],        r/w,        0x1 */
            uint32_t reg_gpio_1_smt                 :  1; /* [   17],        r/w,        0x1 */
            uint32_t reg_gpio_1_drv                 :  2; /* [19:18],        r/w,        0x0 */
            uint32_t reg_gpio_1_pu                  :  1; /* [   20],        r/w,        0x0 */
            uint32_t reg_gpio_1_pd                  :  1; /* [   21],        r/w,        0x0 */
            uint32_t reserved_22_23                 :  2; /* [23:22],       rsvd,        0x0 */
            uint32_t reg_gpio_1_func_sel            :  4; /* [27:24],        r/w,        0x1 */
            uint32_t real_gpio_1_func_sel           :  4; /* [31:28],          r,        0x1 */
        }BF;
        uint32_t WORD;
    } GPIO_CFGCTL;

};

typedef volatile struct glb_gpio_reg glb_gpio_reg_t;

#define GLB_GPIO_OFFSET              0x100
#define GLB_GPIO_INPUT_OFFSET        0x180
#define GLB_GPIO_OUTPUT_OFFSET       0x188
#define GLB_GPIO_OUTPUT_EN_OFFSET    0x190


#endif  /* __GLB_REG_H__ */
